Устройство для приема биимпульсных сигналов

 

Изобретение относится к технике связи и может использоваться в аппаратуре передачи данных и в узлах передачи информации телеграфных аппаратов. Цель изобретения - повышение помехоустойчивости при воздействии суммарного вида помех "дроблений" и "преобладаний". Устройство содержит блок 1 сравнения, входной согласующий блок 2, усилитель-ограничитель 3, сдвиговый регистр 5, делитель частоты (ДЧ) 6. Для достижения цели введены инвертор 4, ДЧ 7, RS-триггер 8, элемент ИЛИ-НЕ 9. ДЧ 6, 7 состоят из двоичных счетчиков и мажоритарного блока. Преобразованный в узлах 2 и 3 биимпульсный сигнал поступает в прямом и инверсном видах на входы ДЧ 6 и 7, где производится его интегрирование. Это обеспечивает устойчивость приема посылок с сильными краевыми дроблениями. Работа сдвигового регистра 5 и блока 1 основана на св-ве биимпульсного сигнала, которое заключается в том, что если на одно плечо, сумматора по модулю два подать исходный биимпульсный сигнал, а на другое этот же сигнал, но задержанный на время следования двух биимпульсных посылок, то на выходе будет получен сигнал, соотв.й инверсному значению исходной информации. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 04 1 7/16

ЕЕОИЗНЦ

flATEhTriO i ЫКлЮИЯ

БИБГ!ио "Епд

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4289241/24-09 (22) 27.07.87 (46) 07.04.89. Бюл. ¹ 13 (72) А.Л.Ратанов, Д.11.данкевич, Ю.К.Гришин и H.Ó,Òèõîâà (53) 621,394.62(088,8) (56) Авторское свидетельство СССР № 1241512, кл. Н 04 1 17/16, 1985. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА БИИ1ПУЛЬСНЫХ СИГНАЛОВ (57) Изобретение относится к технике связи и может использоваться в аппаратуре передачи данных и в узлах передачи информации телеграфных аппаратов. Цель изобретения — повышение помехоустойчивости при воздействии суммарного вида помех "дроблений" и

"преобладаний". Устр-во содержит блок 1 сравнения, входной согласующий блок 2, усилитель-ограничитель 3, сдвиговый регистр 5, делитель часто„,Я0„„1471315 А I ты (ДЧ) 6. Для достижения цели введены инвертор 4, ДЧ 7, RS-триггер 8, элемент ИЛИ-НЕ 9. ДЧ 6, 7 состоят из двоичных счетчиков 10, 11 и мажоритарного блока 12. Преобразованный в узлах 2 и 3 биимпульсный сигнал поступает в прямом и инверсном видах на входы ДЧ 6 и 7, где производится

его интегрирование. Зто обеспечивает устойчивость приема посылок с силь-, ными краевыми дроблениями. Работа сдвигового регистра 5 и блока 1 основана на св-ве биимпульсного сигнала, которое заключается в том, что если на одно плечо сумматора по модулю два подать исходный биимпульсный сигнал, а на другое этот же сигнал, но задержанный на время следования двух биимпульсных посылок, то на выходе будет получен сигнал, соотв.инверсному значению исходной информации. 1 з.п. ф-лы, 3 ил.

1471315!

Изобретение относится к технике связи и может использоваться в аппаратуре передачи данных и в узлах передачи информации телеграфных an5 паратов.

Цель изобретения — повышение помехоустойчивости при воздействии суммарного вида помех дробления и преобладания.

На фиг.1 изображена структурная электрическая схема предлагаемого устройства; на фиг.2 — схема делителя частоты; на фиг.3 — временные диаграммы. !5

Устройство содержит .блок 1 сравнения, входной .согласующий блок 2,усилитель-ограничитель 3, инвертор 4, сдвиговый регистр 5, делители 6 и 7 частоты, RS-триггер 8 и элемент ИЛИ- 20

НЕ 9. Делители 6 и 7 частоты состоят из двоичных счетчиков 10 и 11 и мажоритарного блока 12.

Устройство работает следующим образом, Поступающий на вход устройства двуполярный биимпульсный сигнал через входной согласующий блок 2 поступает на усилитель-ограничитель 3, на выходе которого формируется однопо30 лярный бннмпульсный сигнал, котсрьпr подается на управляющие входы делителя 7 частоты и через инвертор 4— на вход делителя 6. За счет этого входная информационная последовательность в прямом и инверсном виде управляет работой двух делителей 6 и 7, причем, когда разрешена работа одного делителя частоты, блокируется работа другого и наоборот, 40

Рассмотрим работу отдельного делителя частоты при подаче íà его вход информации, представленной в биимпульсном коде.

Опорная тактовая частота поступа- 4." ет на С-вход двоичного счетчика 10, на V-вход которого подается входной биимпульсный сигнал, нулевой уровень которого является действующим для конкретного делителя частоты. Число 50 разрядов двоичного счетчика 10 равно трем, что соответствует отношению частоты манипуляции в канале к астоте опорного генератора, равному 1/16 (число квантования элементарной по- .55 сылки " 16).

В исходный момент времени:счетчики 10 и 11 находятся в нулевом сос- . тоянии. Наличие логической единицы в течение первых пяти тактов на управляющем входе делителя частоты блокирует работу двоичного счетчика 10, а следовательно, и всего узла. Появление логического нуля стробируется тактом опорной частоты па С-входе счетчика 10, что приводит к переключению его первого разряда в единицу.

Кратковременное появление логической единицы на управляюшем входе не влияет на работу схемы, зато новое появление нуля опять стробируется тактовым импульсом по С-входу счетчика 10 и обеспечивает появление единицы на втором разряде и обнуление первого.

Дальнейшая работа счетчика 10 соответствует функции цифрового интегратора, состояние разрядов которого определяется суммарной длительностью на фоне помехи действующего значения принимаемой посылки. Число разрядов счетчика .!О (n) выбирается таким образом, что его переполнение поступает при обнаружении более чем половины длительности посылки, т,е ° нали-. чие помехи в принимаемом сигнале не оказывает влияния на правильность работы делителя частоты при условии, что суммарная длительность на интервале анализа действующего значения

l посылки не менее половины ее длительности и не более чем полторы ее длительности. Факт переполнения счетчика 10 фиксируется счетчиком 11, который сбрасывается в исходное состояние по окончании посылки, когда наличие логических единиц на первом и втором входах мажоритарного блока 12 приводят к появлению единицы на его выходе и сбросу счетчика 11, Установка нового интервала отсчета (интегрирования) обеспечивается по Квходу счетчика 1О.

Если в предлагаемом устройстве информационный сигнал воздействует на делитель частоты по установочному входу, то в известном — по управляющему. Наличие достаточно интенсивных дроблений в сумме с искажениями вида преобладания может привести к тому, что делителю просто не хватит

"чистого" интервала принятой посылки для ее регистрации. В то же время интегратору необходимо лишь суммарное соответствие принимаемой посылки установленному критерию (в дан1471315

l5 ном случае факт приема посылки означает, что принято более половины ее).

Из этого следует, что делители час- тоты 6 и 7 устройства функционируют таким образом, чта появление одного импульса на их выходах означает факт регистрации соответствующей посылки.

На фиг. За представлена ис:<адпая информация на входе передатчика (не показан) следующего вида: ...10010 ° ..

На фиг.Зб показан биимпульсный сигнал на выходе передатчика, соответствующий исходной информации, а на фиг.Зв — этот же сигнал после прохождения по каналу передачи и необходимых преобразований уровня. т.е. на выходе усилителя-ограничителя 3.

Как видно из фиг.Зв, исходный сигнал подвергся суммарному воздействию искажений вида дробления и преобладания, которое привела к наиболее опасной ситуации для извест- ного устройства, Сигнал, представленный на фиг.Зв, пройдя через инвертор 4, поступает на управляющий вход делителя 6 частоты, который изза присутствия на входе инвертара 4, отрабатывает как истинный единичный уровень посылки, Нели:.. ке дроблений в принимаемом сигнале гривадит к смещению вправо выходного импульса делителя 6 (фи:,Çã), поскольку переполнение счетчика 10 происходит несколько позже. Появление нулевого уровня на управляющем входе делителя 6 обеспечивает сброс счетчика 11 и, соот— ветственно, появление нуля на выходе делителя 6. Аналогично отрабатывается появление второй посылки, когда наличие еще более интенсивных помех приводит к смещению выходного импульса целителя па три четверти длительности посылки., Поскольку следующая посылка является также единичной, та установки выходного счетчика не происходит, а срез выходного импульса также смещается. Это приводит к смещению и следующего импульса, которое кс",åçàåò при изменение уровня информационного сигнала, т.е. при появлении нулевой посылки.

Аналогичным образом делителем 6 отрабатывается появление следующих единичных посылок, а делитель 7 отрабатывает нулевые посылки, формируя на выходе импульсы, страбирующие каждую посылку (фиг.Зд). Появление вы10

40 ходного импульса на выходе делителя

6 обеспечивает сброс делителя 7, и нааборо-,. I.;IHóëüñ í=. выхаце делителя 7 сбiiàoüibает д;".,титель 6. Таким включением делителей „-;аст;;" à ""."òñÿ их взаимная сигнхронизация, когда гранина посылки одного, например, единичного уровня определяет начало посылки другого, саатгетственна, нулевого уровня.

Сигналы с выхадсв делителей 6 и 7 поступаю на входы элемента ИЛИ-НЕ 9, На выходе катарагo фopмиpyeтся сигнал (фкг 3e), являкщийся тактовым сигнала., сц= игахага регистра 5. На Р-вход сдвиг > Ioi а регистра поступает сигнал с выха;,а RS ipIII ãåðà 8, который представляет о бай восстановленный, т.е. очищенный ат помех выходной сигк;-:. передатчика, При этом могут возникать несоответствия в длительнасти исходных и васстаковленных посылак, чта выз.--.ано тем, чта интеграторы не устраняют искажения посылок типа преобладания, однако восстановленные посылки свободны от дроблений, а это дает возможность их уверенного стробиравания сформированными на выходе элемекта 2 11ЛИ- .- " 9 тактами.

Pa5o I;= .-.двигало:;, p: I Icгра 5 и блока а.. алогH Hc" ра..сте соответствующих блоков извест-:аго устройства и основана на свойстве биимпульсного сигнала, которое заключается в том, что если на адно плеча сумматора по модулю два подать исходный биимпульсный сигнал, а на другое — этот же сигнал, на задержанный на время следования Bpx биимil) Ibciibix то на выходе сумматора будет получен сигнал, соатветс гвуюший инверсному зна ению исходной информации. В связи с этим блок 1 может быть выполнен в вице элемента ИСКЛЮЧА10 ЦЕЕ ИЛИ с инверторам на выходе, а сдвиговый регистр 5 представляет собой обычный регистр последовательного сдвига, первый и третий разряды которого являются его зацеистваханными выходами.

Временные диаграммы первого, второго и третье" î разрядов сдвигового регистра. 5 саатвететвукт диаграммам, представленным на фиг,З ж.з.и, а на выхаце устройства — диаграмме на фиг.Зк.

Ф а р м у л а и з о б р е т е н и я

1. Устройство для приема биимпульсных сигналов, сацержащее входной солителя-ограничителя, выход которого подключен к управляющему входу второго делителя частоты и через инвертор к управляющему входу первого делителя частоты. б 7) 3)WW Г:::Л

Составитель Н.Лазарева

Техред Л.Олийнык Корректор В.Романенко

Редактор Н.Яцола

Тираж 627.Заказ 1619/56 Подписно е

ВНИИПИ Государственного комитета.по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина,101

5 14713 гласующий блок, усилитель--ограничитель, первый делитель частоты, сдвиговый регистр, выходы которого соединены с первым и вторым входами бло5 ка сравнения, о т л и ч а ю щ е ес я тем, что, с целью повышения помехоустойчивости при воздействии суммарного вида помех дробления и преобладания, введены инвертор, второй 1ð делитель частоты, RS-триггер и элемент ИЛИ-НЕ, выход которого соединен с тактовым входом сдвигового регистра, информационный вход которого соединен с выходом RS-триггера, R-вход 15 которого соединен с выходом второго делителя частоты, первым входом элемента ИЛИ-НЕ и установочным входом первого делителя частоты, выход которого подкгпочен к S-входу RS-триггера, 20 второму входу элемента ИЛИ-НЕ и установочному входу второго делителя частоты, тактовый вход которого объединен с тактовым входом первого делителя частоты и является тактовым вхо- 2б дом устройства, выход входного согласующего блока соединен с входом уси2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, Что первый и второй делители частоты содержат первый и второй двоичные счетчики и мажоритарный блок, выход которого подключен к R-входу второго двоичного счетчика, выход которого является выходом делителя частоты и подключен к первому входу мажоритарного блока, второй вход которого соединен с шиной начальной установки, причем

С-вход второго двоичного счетчика соединен с выходом первого двоичного счетчика, V вход которого является управляющим входом первого делителя частоты и подключен к третьему входу мажоритарного блока, R-вход первого двоичного счетчика является установочным входом делителя частоты, а

С-вход — тактовым входом.