Приемник дискретной информации

 

Изобретение относится к электросвязи . Цель изобретения - повышение помехоустойчивости. Приемник дискретной информации содержит анализатор 1 конца фазовой посылки передачи, первый клапан 2, триггер 3, регистр сдвига 4, счетчик 5, сумматор 6, дополнительный счетчик 7, анализатор 8 уровня помех, блок 9 прогноза уровня сигнала, пороговый блок 10. Цель достигается введением второго и третьего клапанов 12,13, инвертора 1 1 , блока вычитания 14 и анализатора уровня сигнала 15. I ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А2 ()1) 4 Н 04 L 17/16 и ч

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ (61) 663123 (21) 4004983/24-09 (22) 08.01.86 (46) 15.03.88.Вюл. Р 10 (72) Ю.С.Зигмунд, О.Г.Каратаев, М.С.Колчин, А.В.Петров и В.Г.1цмигельский (53) 621.394.4 (088.8) (56) Авторское свидетельство СССР

Р 663123, кл. Н 04 L 17/16, 1977. (54) ПРИЕМНИК ДИСКРЕТНОИ ИНФОРМАЦИИ (57) Изобретение относится к электросвязи. Цель изобретения — новы)пение помехоустойчивости. Приемник дискретной информации содержит анализатор 1 конца фазовой посылки передачи, первый клапан 2, триггер 3, регистр сдвига 4, счетчик 5, сумматор 6, дополнительный счетчик 7, анализатор 8 уровня помех, блок 9 прогноза уровня сигнала, пороговый блок 10, Цель достигается введением второго и третьего клапанов 12,13, инвертора 11, блока вычитания 14 и анализатора уровня сигнала 15. ил.

1381727

Изобретение относится к электросвязи и может быть использовано в системах передачи информации, в том числе с применением автоматиэированных средств управления.

Цель изобретения — повышение помехоустойчивости.

На чертеже изображена структурная электрическая схема предлагаемого приемника.

Приемник дискретной информации содержит анализатор 1 конца фаэовой посылки передачи, первый клапан 2 триггер З,регистр 4 сдвига, счетчик

5, сумматор 6, дополнительный счетчик 7, анализатор 8 уровня помех, блок 9 прогноза уровня сигнала, пороговый блок 10, инвертор 11, второй клапан 12, третий клапан 13, блок 14 вычитания и анализатор 15 уровня сигнала.

Приемник работает следующим образом.

В блок 9 прогноза уровня сигнала закладывается расчетное значение уровня предполагаемого информационного сигнала. Оно сопоставляется с записанным значением уровня сигнала, полученным при приеме предыдушей последовательности.

Сигналы двоичной информации,. состоящие из нескольких одинаковых блоков, с предварительным сигналом фазового пуска поступают на анализатор

I конца фаэовой посылки передачи и на первый, второй и третий клапаны

2>12 и 13.

После приема сигнала фазового пуска с анализатора 1 конца фазовой посылки передачи поступает импульс, устанавливающий триггер 3 в такое состояние, при котором первый клапан 2 открывается и пропускает следующую информацию. Триггер 3 через инвертор 11 закрывает второй клапан

l2, который отключает анализатор 8 уровня помех от входа приемника. В это же время по сигналу от триггера 3 с анализатора 8 уровень помехи на входе приемника параллельно поступает на пороговый блок IO и блок 14 вычитания. Кроме того, триггер 3 открывает третий клапан 13 и напряжение смеси сигнала и помехи поступает на блок 14 вычитания. Блок 14 вычитания, получая смесь сигнала и помехи и имея записанную информацию об уровне помехи, полученную от ана5

lS

20 е

45 лизатора 8 уровня помех, производит выделение уровня информационного сигнала.

Полученная информация об уровне информационного сигнала поступает на анализатор 15 уровня сигнала.

Двоичная информация с клапана 2 поступает на регистр 4 сдвига и дополнительный счетчик 7. После записи первого блока двоичной информации дополнительный счетчик 7 выдает импульс на регистр 4 сдвига и счетчик

5, при этом блочная информация из регистра 4 поступает на сумматор 6, а в счетчик 5 записывается единица.

С анализатора 15 результаты измерений уровня сигнала поступают на блок

9 прогноза уровня сигнала, где записываются для последующих принимаемых сигналов.

В то же время информация об уровне сигнала, определенная по первому блоку информации, проходит блок 9 беэ изменений и попадает в пороговый блок IO. В пороговом блоке 10 определяется реальное значение отношения сигнала — помеха, которое затем поступает на счетчик 5 и корректирует число циклов повторения сигналов в процессе приема.

После записи следующего блока информации в счетчик 5 записывается двойка, а в сумматоре 6 происходит поразрядное сложение единиц и нулей.

Когда количество циклов приема информации будет совпадать с записанным в счетчике 5 откорректированным количеством циклов, импульс с выхода счетчика, поступая на триггер 3 и анализатор 15 уровня сигнала, поступает на сумматор 6 и результирующая информация проходит на выход приемника. Кроме того, этот же импульс, поступая на триггер 3 и анализатор 15 уровня сигнала, подготавливает приемник дискретной информации к дальнейшей работе. В блоке 9 для следующего принимаемого сигнала находится откорректированное значение уровня сигнала полученное путем сравнения расчетного уровня ожидаемого сигнала со значением, полученным при приеме данной последовательности . Анализатор 8 производит дальнейший анализ уровня помех.

Все это позволяет установить значение циклов повторения информации, необходимых для достоверного приема

138) 727

Составитель Н.Лазарева

Редактор А.Лежнина Техред Л.Сердюкова Корректор g.Äåè÷èê

Заказ 1195/56 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óàãîðîä, ул. Проектная, 4 сигналов. В результате появляется возможность автоматически оптимизировать время приема информации в процессе самого приема информации, по5 вьппающее помехоустойчивость приемника и сокращающее время приема.

Формула изобретения

Приемник дискретной информации, по авт.св.У 663123, о т л и ч а юшийся тем, что, с целью повышения помехоустойчивости, в него введены второй клапан, инвертор и последовательно соединенные третий клапан, блок вычитания- и анализатор уровня сигнала, причем второй вход первого клапана соединен с входом анализатора уровня помех через второй клапан, первый вход третьего клапана объединен с входом анализатора конца фазовой посылки передачи и является входом приемника дискретной информации, выход триггера соединен с вторыми входами анализатора уровня помех и третьего клапана, а также через инвертор — с вторым входом второго клапана, выход анализатора уровня помех соединен с вторым входом блока вычитания, выход счетчика соедйнен с вторым входом анализатора уровня сигнала, выход которого соединен с входом блока прогноза уровня сигнала.