Способ создания металлизации интегральных схем

 

Изобретение относится к микроэлектронике и предназначено для изготовления интегральных схем. Цель изобретения - повышение надежности и процента выхода годных схем за счет улучшения планаризации рельефа проводников. Способ включает следующие операции. На подложке формируют проводники. Наносят диэлектрическую пленку. Наносят пленку резиста. Над центральной частью поверхности проводников пленку резиста удаляют и травят диэлектрический слой до вскрытия поверхности проводников. Удаляют пленку резиста. Формируют из жидкой фазы органическую пленку. Проводят одновременное травление органической и диэлектрической пленок до вскрытия проводников. Применение данного способа позволяет формирователь межуровневые окна, выходящие за границы проводников. Это повышает плотность компоновки и уменьшает размер кристалла. 1 з.п.ф-лы, 6 ил.

Изобретение относится к микроэлектронике и предназначено для изготовления интегральных схем. Цель - повышение надежности и процента выхода годных схем за счет улучшения планаризации рельефа проводников. На фиг. 1 - 6 показана интегральная схема на стадии технологического процесса изготовления металлизации и введены следующие обозначения: подложка 1, слой диэлектрика 2, проводники 3, диэлектрическая пленка 4, пленка резиста 5, области 6, в которых фоторезист удален, органическая пленка 7. П р и м е р реализации способа. На поверхность кремниевой подложки 1 со сформированными активными и пассивными элементами, покрытыми диэлектрической пленкой 2, имеющей контактные окна, осаждали пленку Al, легированного Si, толщиной 0,6 мкм. Осаждение проводили на установке магнетронного распыления типа 01НИ7-006 при температуре подложки 350оС. На поверхность наносили пленку фоторезиста 4 типа ФПО51К толщиной 5 мкм методом центрифугирования, экспонировали рисунок проводников методом проекционной фотолитографии на установке ЭМ 584. Проводили проявление и дубление фоторезистивной маски. Осуществляли локальное плазмохимическое травление пленки Al, легированного Si, на установке типа 08ПХТ-100/10-006 в парогазовой смеси на основе CCl4 до образования рисунка проводников. Затем снимали фоторезистивную маску в кислородной плазме на установке типа 08ПХО100Т001. Сформированные таким образом проводники 3 имели ширину от 3 мкм до 120 мкм. Обрабатывали подложки в диметилформамиде, промывали в деионизованной воде в течение 15 мин и осаждали пленку Si3N4 толщиной 0,6 мкм методом плазмохимического осаждения из парогазовой смеси на основе гексаметилдисилазана и азота на установке типа УВП4АМ (фиг. 1). На поверхность наносили пленку фоторезиста типа ФП051К толщиной 2 мкм (фиг. 2), экспонировали, проявляли и дубили фоторезистивную маску таким образом, что фоторезист покрывал всю поверхность структуры за исключением областей над центральной частью проводников (фиг. 3). При этом маска фоторезиста перекрывала края проводников на 1,2 мкм. Травили диэлектрическую пленку до поверхности проводников с C3F8+O2 на установке типа 08ПХО100Т004 в течение 15 мин и снимали маску в кислородной плазме (фиг. 4). Обрабатывали подложки в диметилформамиде, промывали в воде, обрабатывали пластины в парах гексаметилдисилазана и наносили пленку фоторезиста типа ФПО51Т толщиной 1,4 мкм методом центрифугования, проводили термообработку при температуре 95оС в течение 8 мин (фиг. 5). Травили пленку фоторезиста и диэлектрическую пленку до удаления выступающей части диэлектрической пленки по контуру проводников в плазме CF4+C3F8 на установке типа 08ПХО100Т004 в течение 20 мин и удаляли остатки пленки фоторезиста в кислородной плазме (фиг. 6). Затем обрабатывали подложки в диметилформамиде, наносили пленку SiO2 методом плазмохимического осаждения из парогазовой смеси на основе гексаметилдесилазана и кислорода на установке типа УВП-4АМ. Формировали маску фоторезиста под локальное травление межуровневых окон, при этом размер части окна превосходил ширину проводников в области контактирования. Травили пленку SiO2 до поверхности проводников селективно к пленке Si3N4 на установке типа 01СИТ300-002, снимали маску в кислородной плазме. Обрабатывали подложки в диметилформамиде, освежали пленку в травителе на основе Н2РО4 и осаждали пленку Al, легированного кремнием. Формировали маску под травление проводников верхнего уровня, проводили локальное травление металлической пленки, снимали маску. Применение данного способа позволяет формировать межуровневые окна, выходящие за границы проводников, что приводит к повышению плотности компоновки и уменьшению размера кристалла.

Формула изобретения

1. СПОСОБ СОЗДАНИЯ МЕТАЛЛИЗАЦИИ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование на полупроводниковой подложке с активными и пассивными элементами проводников различной ширины, нанесение диэлектрической пленки, нанесение пленки резиста, локальное удаление пленки резиста с использованием литографического процесса, формирование органической пленки из жидкой фазы, одновременное травление органической и диэлектрической пленок до вскрытия проводников, отличающийся тем, что, с целью повышения надежности и процента выхода годных схем за счет улучшения планаризации рельефа проводников, локальное удаление пленки резиста проводят над центральной частью поверхности проводников так, что оставшаяся часть пленки резиста покрывает пространство между проводниками и перекрывает края поверхности проводников, после чего травят диэлектрическую пленку до вскрытия проводников на участках, не закрытых резистом, а затем пленку резиста удаляют. 2. Способ по п.1, отличающийся тем, что локально удаляют пленку резиста так, что оставшаяся ее часть перекрывает края поверхности проводников на величину не менее допуска на совмещение в используемом литографическом процессе.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6



 

Похожие патенты:

Изобретение относится к технологии изготовления металлизированной разводки в интегральных схемах

Изобретение относится к полупроводниковой электронике, в частности к технологии изготовления полупроводниковых приборов

Изобретение относится к электронной технике, к способам создания межсоединений больших и сверхбольших интегральных схем

Изобретение относится к MOS полупроводниковому запоминающему устройству, в частности к полупроводниковому устройству, повышающему высокотемпературную стабильность силицида титана, применяемого для изготовления вентильной линии полицида в DRAM (памяти произвольного доступа)

Изобретение относится к области тонкопленочной технологии и предназначено для использования в микроэлектронике и интегральной оптике

Изобретение относится к электронной технике, более конкретно - к технологии производства интегральных схем (ИС) на кремнии, и может быть использовано для изготовления выпрямляющих и омических контактов к мелкозалегающим p-n переходам и межсоединений

Изобретение относится к полупроводниковой электронике и может быть использовано при изготовлении твердотельных приборов и их электродов

Изобретение относится к плазменной технологии производства изделий микроэлектроники и может быть использовано для процесса металлизации структур с субмикронными размерами элементов

Изобретение относится к области электронной техники, микроэлектроники и может быть использовано для формирования поверхностных омических контактов в тонкопленочных полевых транзисторах, элементах памяти, солнечных элементах на барьере типа Шоттки и др
Наверх