Асинхронное устройство для программного управления

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных системах и АСУ ТП в качестве контроллера. Цель изобретения - упрощение конструктивного исполнения устройства путем перехода к программируемой структуре. Поставленная цель достигается тем, что в известное устройство, содержащее блок памяти, регистр адреса и группу элементов 2И-ИЛИ, введены коммутатор, группа элементов сравнения, первый и второй элементы ИЛИ, одновибратор и шифратор. Сущность новой дисциплины функционирования устройства состоит в следующем: а) каждая микрокоманда в блоке памяти содержит разряды, служащие для проверки выполнения некоторых логических условий функционирования устройства

б) переход к очередной микрокоманде осуществляется в произвольный момент времени при подтверждении проверяемого условия

в) адрес очередной микрокоманды образуется следующим образом: старшие разряды из блока памяти поступают в регистры адреса без изменения, а младшие модифицируются в зависимости от проверяемых логических условий группой элементов сравнения

г) возможна подстановка в регистр адреса кода операции извне. Устройство позволяет осуществлять микропрограммное управление процессами, когда момент перехода к очередному шагу определяется поступлением ожидаемого сигнала на один из асинхронных входов устройства. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51)4С 05 В

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbITHRM

ПРИ ГКНТ СССР

И А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 42?0397/24-24 (22} 29.06.87 (46) 23.05.89. Бюл. У 19 (71) Харьковский авиационный институт им, Н.Е.Жуковского (72) В.П.Улитенко, В.Я.Жахарев, В.С.Харченко, Г.Н.Тимонькин, С.Н.Ткаченко и А.В.Мунтяну (53) 621.503.55(088.8) (56) Авторское свидетельство СССР

И 1080119, кл. G 05 В 19/08, 1984.

Авторское свидетельство СССР й.- 1057927, кл. G 05 В 19/18, 1983.

Тимонькин Г.Н., Левин В.И., Харченко, В.С. Модели отказов и методы оценки надежности цифровьп: устройств управления. — Методическое пособие.

МО СССР, 1979, с. 16. рис. 1.7. (54) АСИНХРОННОЕ УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных системах и АСУ ТП в качестве контроллера. Цель изобретения — упрощение конструктивного исполнения устройства путем перехода к программируемой структуре. Поставленная цель достигаИзобретение относится к автомати-. ке и вычислительной технике и может быть использовано в вычислительных системах и Асу ТП в качестве контроллера, ется тем, что в известное устройство, содержащее блок памяти, регистр адреса и группу элементов 2И-ИЛИ, введе- . ны коммутатор, группа элементов сравнения, первый и второй элементы ИЛИ, одновибратор и шифратор. Сущность новой дисциплины функционирования уст-. ройства состоит в следующем: каждая микрокоманда в блоке памяти содержит разряды, служащие для проверки выполнения некоторых логических условий функционирования устройства; переход к очередной микрокоманде осуществляется в произвольный момент времени при подтверждении проверяемого условия;. адрес очередной микрокомаиды об- g разуется следующим образом: старшие разряды из блока памяти поступают в регистры адреса без изменения, а младшие модифицируются в зависимости от проверяемых логических условий группой элементов. сравнения; возможна подстановка в регистр адреса кода операции извне. Устройство позволяет осуществлять микропрограммное управ- ление процессами, когда момент пере-. хода к очередному шагу определяется

l поступлением ожидаемого сигнала на один иэ асинхронных входов устройства. 2 ил.

Цель изобретения — сокращение обьема оборудования и повьппение гибкости управления, Сущность .изобретения состоит в следующем.

1481712

Каждая микрокоманда в блоке памяти содержит разряды, служащие для. проверки выполнения некоторых логических условий функционирования устрой5 ства, Переход к очередной микрокоманде осуществляется в произвольный момент времени при подтверждении проверяемого условия.

Адрес очередной микрокоманды образуется следующим образом: старшие разряды из блока памяти поступают в регистры адреса без изменения,, а младшие модифицируются в зависимости от проверяемых логических условий 15 группой элементов сравнения. Возможна подстановка в регистр адреса кода операции извне.

На фиг.1 приведена функциональная 20 схема устройства; на фиг.2 - временные диаграммы работы устройства.

Устройство (фиг.1) содержит блок

1 памяти, регистр 2 адреса, группу 3 элементов 2И-ИЛИ, коммутатор 4, груп- 25 пу 5 элементов сравнения, первый 6 и второй 7 элементы ИЛИ, одновибратор

8, шифратор 9. Символами 10.1 и 10.2 обозначены соответственно адресные и управляющие входы устройства. Симво- 30 лами 11„ 12, 13.1...13,k обозначены соответственно выходы микроопераций, старших и младших разрядов адреса блока 1 памяти. Символами 14.1-14.п обозначена группа пар выходов логических условий блока 1 памяти. Символом 15 обозначен управляющий выход блока 1 памяти, Символами 16.1-16.п обозначены асинхронные управляющие входы устройства, 40

Назначение основных элементов асинхронного программного устройства управления (фиг.1) состоит в следующем.

Блок 1 памяти микрокоманд предназначен для хранения микрокоманд, реализуемых устройством, и представляет собой запоминающее устройство статического типа, информация на выходе которого появляется после подачи на его вход адреса и сохраняется на выходе до снятия входного сигнала. С выхода 11 блока 1 памяти считываются сигналы микроопераций, с выхода

12 — старшие разряды адреса очередной микрокоманды, с вь ходов 13. 1 — 13.kмладшие модифицируемые разряды адреса очередной микрокоманды, на парных выходах 14.1-14,n — коды проверяемых логических условий, причем один вы" ход каждой пары служит для проверки

1 наличия изменения значения логического условия с нуля на единицу, а второй — с единицы на нуль, с выхода 15 считывается сигнал окончания микропрограммного цикла.

Регистр 2 адреса предназначен для приема, хранения и выдачи адреса очередной микрокоманды. Запись адреса, поступившего íà D-входы регистра 2, осуществляется по заднему фронту первого тактового импульса, поступившего на его вход синхронизации с выхода элемента ИЛИ 6.

Группа 3,1-3.п элементов 2И-ИЛИ предназначена для фиксации момента совпадения значения проверяемого логического условия с заданным.

Сигнал единицы на выходе любого из элементов 2И-ИЛИ группы 3.1-3.а формируется в следующих случаях.

На вторые входы элементов И некоторого элемента 2И-ИЛИ группы 3.1-3.п подан код "10", а на соответствующий ему синхронный вход устройства группы 16:1 — 16.п поступает единичный сигнал.

Иа вторые входы элементов И некоторого элемента 2И-ИЛИ группы 3.1З,п подан код "01", а на соответствующий ему асинхронный вход устройства группы 16.1-16.п поступает нулевой сигнал, Если на вторых входах элементов И произвольного элемента 2И-ИЛИ группы 3.1-3.п единичные сигналы отсутствуют (код "00"), то этот элемент

2И-ИЛИ заперт и сигнал единицы .на его выходе не может быть сформирован.

Если на вторых входах элементов h произвольного элемента 2И-ИЛИ группы

3.1-3.п присутствуют единичные сигналы (код "11"), то сигнал единицы на

его выходе формируется при любом уровне сигнала на соответствующем ему асинхронном входе устройства группь

16.1-16.п.

Таким образом, выходной сигнал

i-ro элемента 2И-ИЛИ З.i группы Ь; определяется функцией

Ь, у х + у х, + х, х,, где у — значение сигнала на асин". хронном входе 16,i устройства; х;, — значение сигнала на первом выходе пары 14.i выходов

1481712

55 логических условий блока 1 памяти, х .„ — значение сигнала на втором выходе пары 14.i выходов логических условий блока 1 памяти„

Коммутатор 4 адреса предназначен для коммутации на вход регистра 2 адреса очередной микрокоманды. Он осуществляет передачу на вход регистра

2 одного из двух адресов, поступающих на его первый и второй информационные входы: соответственно начального адреса микропрограммы и текущего адреса очередной микрокоманды.

Управление коммутатором осуществляется сигналом с управляющего выхода 15 блока 1 памяти. Если на выходе 15 блока 1 памяти сформирован единичный сигнал (т.е. присутствует сигнал конца команды), то на первый управляющий вход коммутатора 4 подается сигнал единицы, а на второй— нуля. Следовательно, на выход коммутатора 4 коммутируется начальный адрес микропрограммы с его первого информационного входа, Если на выходе 15 блока 1 памяти единичный сигнал отсутствует, т.е. отсутствует сигнал конца команды, то на первый управляющий вход коммутатора 4 подается нулевой сигнал, а на второй — сигнал единицы. Следовательно, на выход коммутатора 4 коммутируется текущий адрес очередной микрокоманды с его второго информационного входа, Группа 5. 1-5. k элементов сравне.. ния предназначена для модификации младших разрядов адреса очередной микрокоманды. Выходной сигнал элемента 5.i сравнения группы 5.1-5.п определяется функцией

z =аЬ; +ab;, где а — значение младшего i-ro ! разряда адреса (сигнал на нервом входе элемента 5.i сравнения);

b — значение результата про1 верки логического условия (назначение группы 3.1-3.п элементов 2И-ИЛИ), Элемент ИЛИ 6 предназначен для формирования управляющего сигнала записью в регистр 2 адреса, Элемент ИЛИ 7 предназначен для формирования сигнала, свидетельствующего о результатах проверки логических условий, Сигнал единицы на его выходе появится в случае совпадения

5 значения некоторого логического условия с заданным.

Однбвибратор 8 предназначен для формирования импульса перехода к очередной микрокоманде по окончании

10 проверки логических условий.

Шифратор 9 предназначен для уменьшения числа разрядов в адресе микрокоманды путем преобразования унитарного кода, соответствующего младшим

15 разрядам адреса в двоичный код. В результате этого преобразования разрядность адреса микрокоманды уменьшается на величину о = Г2 " -и), где и— общее число проверяемых логических

20 условий.

Шифратор 9 является приоритет" ным шифратором, что позволяет при поступлении на его вход двух и более единичных сигналов (одновременное выполнение нескольких проверяемых условий) выделить входной сигнал, имеющий наибольший приоритет, и формировать соответствующий ему код.

З0 Шифратор 9 может быть выполнен, к примеру, на микросхеме К500ИВ165.

Устройство работает следующим образом.

В исходном состоянии на выходах регистра 2 адреса и блока 1 памяти. за исключением управляющего выхода 15 блока 1 памяти, где присутствует единичный сигнал, информация отсутствует.

По заднему фронту сигнала с вхоpа 10.2 устройства, прошедшего через элемент ИЛИ 6, в регистр 2 записывается адрес начальной микрокоманды.

Код адреса поступает с адресных входов 10.1 устройства через коммутатор

4 на информационные входы регистра 2 адреса. Начальный адрес с выхода регистра 2 поступает на адресные входы блока 1 памяти и на его выходах появляется первая микрокоманда. На выходе 15 блока 1 памяти пропадает единичный сигнал, который разрешает прохождение на П-вход регистра 2 текущего адреса очередной микрокоманды с второго информационного входа коммутатора 4. Текущий адрес очередной микрокоманды формируется следующим образом: старшие разряды берутся с выхода 12 бЛока 1 памяти, а младшие1481712 с выходов элементов 5.1 — 5.k сравнения группы, При работе устройства возможна проверка одного логического условия или нескольких логических условий, что соответствует ветвлению микрокоманды. Если проверяется i-e логическое условие, то на соответствующей

eMy i-й паре выходов группы 14,1-14.n lp выходов блока 1 памяти формируются коды "01" и",1О", если ожидаемое значение i-ro логического условия соответственно нулевого либо единичного уровня. Если некоторое логическое ус- 15 ловие не проверяется, то на соответствующей ему паре выходов группы

14.1-14,п выходов блока 1 памяти формируется код "ОО".

Переход к очередной микрокоманде происходит в тех случаях, если значение проверяемого логического условия совпадает с ожидаемым; значение одного любого из проверяемых логичес- 25 ких условий совпадает с ожидаемым, на какой-либо из пар выходов группы

14.1-14.п блока 1 памяти формируется код "11", что соответствует безусловному переходу к очередной микро-. 3Q команде.

В этих случаях на выходе соответствующего укаэанным выше случаем элемента 2И-ИЛИ группы 3.1-3,п формируется единичный сигнал, который через элемент ИЛИ 7 поступает на вход одновибратора 8. Одновременно с этим происходит, модификация двоичного кода младших разрядов адреса очередной 4О микрокоманды в элементах сравнения группы 5.1-5.k. Одновибратор 8 формирует единичный импульс, по заднему фронту которого в регистр 2 записывается текущий адрес очередной микро- 45 команды с второго информационного входа коммутатора 4. Длительность импульса, формируемого одновибратором

8, больше максимального времени срабатывания элементов 5,1-5.k сравнения группы шифратора 9 и коммутатора.4, Считывание очередной микрокоманды и ее выполнение аналогичны описанным.

По окончании микропрограммного цикла на выходе 15 блока 1 памяти формируется сигнал единицы, и устройство управления возвращается в исходное состояние.. формула и з о б р е т е н и я

Асинхронное устройство для программного .управления, содержащее блок памяти, регистр адреса, группу элементов 2И-ИЛИ, причем информационные выходы регистра адреса соединены с адресными входами блока памяти, выходы микроопераций блока памяти являются информационными выходами устройства, выходы логических условий блока памяти соединены с первой группой входов группы элементов 2И-ИЛИ, вторая группа входов элементов 2И-ИЛИ является группой асинхронных входов устройства, о т л "и ч а ю щ е е с я тем, что, с целью сокращения объема оборудования и повышения гибкости управления, в него введены коммутатор, группа элементов сравнения, первый и второй элементы ViJlH, одновибратор и шифратор, причем адресные входы устройства соединены с первыми информационными входами коммутатора, информационные выходы которого соединены с информационными входами регистра адреса, управляющий вход устройства .соединен с первым входом первоI

ro элемента ИЛИ, выход которого соединен с управляющим входом записи регистра адреса, выходы шифратора соединены соответственно с вторыми входами элементов сравнения группы, выходы младших разрядов адреса блока памяти соединены с первыми входами элементов сравнения группы, выходы группы элементов 2И-ИЛИ соединены с входами шифратора и входами второго элемента ИЛИ, выход которого соединен с входом одновибратора, выход которого соединен с вторым входом первого элемента ИЛИ, управляющий выход блока памяти соединен с первым и вторым инверсными управляющими вхо дами коммутатора, вторая группа информационных входов которого объединена с выходами старших разрядов адреса блока памяти и с выходами элементов сравнения группы, 14817)2

Составитель О.Фомичев

Редактор А.Козориз Техред Л. Сердюкова Корректор Л.Пилипенко

Заказ 2687/47 Тираж 789 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101