Устройство для поиска свободных зон памяти

 

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств. Целью изобретения является повышение быстродействия устройства. Устройство содержит блок памяти, преобразователь адреса, регистр и шифратор для группы старших разрядов адреса, преобразователь адреса, регистр и информатор для группы младших разрядов адреса, первый и второй коммутаторы. Устройство работает в режимах сброса, загрузки, обмена очистки, поиска и поиска с загрузкой. Цель изобретения достигается тем, что в режимах поиска в устройстве анализируются только те байты признаков, в которых содержатся признаки свободной зоны. 1 З.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (SD 4 С 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 43 14241/24-24 (22) 08.10.87 (46) 23 ° 05.89. Бюл. Р 19. (71) Львовский политехнический институт им. Ленинского комсомола (72) И.Б. Боженко, П.А. Кондратов и О.К. Мешков (53) 681.327.67(088.8) (56) Авторское свидетельство СССР

В 580556, кл. 0 11 С 7/00, 1977.

Авторское свидетельство СССР

У 980159, кл. С 11 С 7/00, 1982. (54) УСТРОЙСТВО ДЛЯ ПОИСКА СВОБОДНЫХ

ЗОН ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано при построении запоминаИзобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств.

Целью изобретения является повышение быстродействия устройства.

На фиг. 1 приведена функциональная схема устройства для поиска свободных зон памяти; на фиг. 2 — функциональная схема первого преобразователя адреса.

Устройство содержит первые преобразователь 1 адреса, регистр 2 и шифратор 3, блок 4 памяти, вторые преобразователь 5 адреса, регистр 6 и шифратор 7, коммутаторы 8 и 9, адресные выходы 10 и 11, синхровходы

12 и 13, вход 14 сброса, адресные входы 15, входы 16 и 17 соответст„„90„„1481851 А1 кщих устройств. Целью изобретения является повышение быстродействия устройства. Устройство содержит блок памяти, преобразователь адреса, регистр и шифратор для группы старших разрядов адреса, преобразователь адреса, регистр и информатор для группы младших разрядов адреса, первый и второй коммутаторы. Устройство работает в режимах сброса, загрузки, обмена, очистки, поиска и поиска с загрузкой. Цель изобретения достигается тем, что в режимах поиска в устройстве анализируются только те байтЫ признаков, в которых содержатся признаки свободной зоны. 1 з.п.ф-лы, а

2 ил.

2 венно поиска и очистки и выход 18 останова устройства.

Работа устройства рассматривается на примере адресации зон памяти по семи адресным шинам (А, — 4 разряда, А м — 3 разряда). Для этого случая разрядность регистров 2 и 6 равна соответственно 8 и 16, блок 4 памяти представляет собой матрицу 8х16 °

Устройство работает следующим образом.

Совокупность -управляющих и синхросигналов задает работу устройства в режимах сброса, загрузки, обмена, очистки, поиска и поиска с загрузкой.

Режим сброса осуществляется для освобождения всех зон памяти и задается сигналом "Сброс". При этом в устройство по входу 15 последовательно поступают все А, сопровождаемые

1481851 сигналом "Строб 2". По сигналу

"Сброс" все разряды регистров 2 и 6 устанавливаются в состояние логического "0", а выходы дешифратора 19 преобразователя 1 — в "1". При наличии этих уровней на соответствующих входах элементов 20 эквивалентности преобразователя. 1 на нх выходах устанавливается "0", который и записывается по всем адресам блока 4 памяти.

Зти адреса задаются сигналами А которые с входа 15 через коммутатор 8 поступают на адресный вход блока 4.

В результате во всех разрядах 15 всех байтов, хранящихся в блоке 4, и во всех разрядах второго регистра 6, разрядность которого соответствует количеству этих байтов, сбрасываются признаки занятости. 20

В режиме загрузки процессор загружает информацией определенные зоны памяти. Режим задается уровнем "0" на входах 14, 16 и 17 сброса и управления и синхросигналами "Строб 1", 25

"Строб 2", сопровождающими поступление А, и А „. По А, из блока 4 выбирается соответствующий ему байт признаков и устанавливается в "0" соответствующий разряд дешифратора 19 З0 второго преобразователя 5. По А „ устанавливается в "0" соответствующий ему разряд дешифратора 19 первого преобразователя 1 ° По "Строб 1 байт, выбранный из блока 4 по А, записьг 3 вается в первый регистр 2. При совпадении в элементе 20 уровней "0" с дешифратора 19 с признаком свободной зоны, также уровня "0" и поступающим с регистра, на выходе элемента 40

20 формируется признак занятости уровня "1", который и записывается в блок 4 по "Строб 2". Поскольку прочие разряды дешифратора 19 — в состоянии 1, то при совпадении его 45 с уровнем "0" на выходе элемента 20 устанавливается "0", а при совпадении с "1" устанавливается "1"— и в прочих разрядах байта подтверждаются ранее установленные признаки.

При установке в байте последнего признака занятости для кода адреса зоны, например, 0000111 устанавливается в "0" 8-й разряд дешифратора 19 преобразователя 1. По "Строб 1" в регистр 2 заносится состояние, установившееся по предыдущей загрузке.

В результате на выходах всех элементов 20 преобразователя 1 устанавливается "1", срабатывает элемент И 21 и "1" через коммутатор 9 поступает на разрешающий вход регистра 6, разрешая запись в него по заднему фронту "Строб 2" выходного состояния преобразователя 5, которое формируется аналогично работе преобразователя 1. Так при полном заполнении определенного байта признаками занятости дополнительный признак занятости устанавливается в соответствующем этому байту разряда регистра 6.

При загрузке последней из свободных зон (код 1111111) устанавливается дополнительный признак занятости в последнем из разрядов регистра 6, шифратор 7 выставляет сигнал запроса, на выход 18 устройства поступает сигнал "Стоп", сообщающий об отсутствии свободных зон. Так в байтах, хранящихся в блоке 4, фиксируются признаки занятости зон, а в регистре 6 отмечаются байты, полностью занятые этими признаками.

В режиме обмена информацией процессора с загруженными зонами памяти с входа 15 через коммутатор 8 на выходы 10 и 11 передаются коды А,-, А „ . При этом они не сопровождаются сигналами управления и синхрониэа,, ции.

В режиме очистки процессор освобождает от загрузки определенные зоны памяти, и в устройстве это фиксируется. Режим задается установкой сигнала "Очистка" на входе 17 ° По нему на выход коммутатора 9 вместо сигнала запроса преобразователя 1 подключается сигнал запроса шифратора 3, формируемый по состоянию регистра 2, Задание А,,, Амq сопровождается синхросигналами "Строб 1", "Строб 2". По А, из блока 4 выбирается соответствующий ему байт, который заносится по "Строб 1" в регистр 2.

Устанавливаются в "0" разряд дешифратора 19 преобразователя 5, соответствующий Ас, и разряд дешифратора преобразователя 1, соответствующий

A ..„. .При совпадении уровня "0" с дешифратора с уровнем "1" признака занятости соответствующий элемент 20 устанавливает "0" на своем выходе, и он по "Строб 2" заносится в блок 4 памяти. На выходах прочих элементов

20 сохраняется предыдущее состояние.

Если регистр 2 полностью занят при1481851

55 знаками ".àíÿòîñòè, шифратор 2 выра,батывает запрос, разрешающий запись в регистр 6 задним фронтом "Строб 2" состояния преобразователя 5 — разряд регистра 6, соответствующий байту, в котором снимается признак занятости, устанавливается в "О".

Вслед за этим снимается и "Стоп".

Сигнал запроса преобразователя 1 находится в этом режиме в "О", поскольку при очистке один иэ разрядов информационного выхода преобразователя обязательно сброшен.

Режим поиска свободной зоны задается сигналом "Поиск" на входе 16.

По нему коммутатор 8 к выходу 10 подключает информационный выход шифратора 7 (A„ ), а к выходу 11 — шифратор 3 (A „) . Код А первой из свободных зон определяется шифратором 7 по состоянию регистра 6. По этому

А с выбирается байт признаков из блока 4, и по сигналу "Строб 1" записывается в регистр 2, а по его состоянию шифратор 3 определяет А

"Строб 2" в этом режиме не выдается.

В режиме поиска свободных зон с их последуке ей загрузкой сигнал

"Поиск" сопровождается обоими синхросигналами. Признаки занятости устанавливаются аналогично работе в режиме загрузки. Адрес свободной зоны определяется по сигналу "Строб 1".

По заднему фронту "Строб 2" в регистр

6 заносится новое состояние преобразователя 5 — устанавливается Ад следующей свободной зоны, т.е. длительности выдачи адреса свободной зоны соответствует промежутку между передним фронтом Строб 1 и задним

"Строб 2", Таким образом устройство фиксирует адреса свободных зон и для их поиска анализирует не все байты признаков подряд, а только те, в которых содержатся признаки свободной збны.

С ростом числа занятых зон это позволяет, сравнительно с известным устройством, значительно ускорить поиск свободной зоны.

Формула из о бре те ния

1. Устройство для поиска свободных зон памяти, содержащее блок памяти, информационные входы которого соединены с выходами кода адреса первого преобразователя адреса, а выхо5

40 ды подключены к информационным входа> первого регистра, синхровход и вход сброса которого являются соответственно первым синхровходом и входом сброса устройства, выходы регистра соединены с входами первого шифратора вход записи блока памяти являет) ся вторым синхровходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены второй преобразователь адреса, второй регистр, второй шифратор, первый и второй коммутаторы, причем выходы кода адреса первого и второго шифраторов соединены соответственно со старшими и младшими разрядами информационных входов второй группы первого коммутатора, информационные входы первой группы которого являются входами старших и младших разрядов адреса устройства, выходы старших разрядов первого коммутатора являются выходами старших разрядов адреса устройства и подключены к адресным входам блока памяти и второго преобразоваI теля адреса, информационные входы которого соединены с входами второго шифратора и выходами второго регистра, информационные входы которого подключены к выходам второго преобразователя адреса, выходы младших разрядов первого коммутатора являются выходами младших разрядов адреса устройства и соединены с адресными входами первого преобразователя адреса, информационные входы которого подключены к выходам первого регистра, управляющий вход и выход признака занятости первого преобразователя адреса соединены соответственно с входом сброса устройства и с вторым информационным входом второго коммутатора, первый информационный вход и выход которого подключены соответственно к выходу признака запроса первого шифратора и к управляющему входу второго регистра, вход сброса и синхровход которого подключены соответственно к входу сброса и к второму синхровходу устройства, управляющие входы первого и второго коммутаторов являются соответственно входами режимов поиска и очистки устройства, выход признака запроса второго шифратора является выходом останова устройства.

1481851

Составитель О. Исаев

Техред А. Кравчук Корректор N. Самборская

Редактор И. Шмакова

Заказ 2698/54 Тираж 559 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что первый преобразователь адреса содерм т дешифратор, выходы которого соединены с первыми входами соответствующих элементов эквивалентности, вторые входы которых являются информационными входами преобразователя, а выходы являются выходами кода адреса преобразователя и подключены к входам элемента И, выход которого явля5 ется выходом признака занятости преобразователя, информационные и управляющий входы дешифратора являются соответственно адресньы и управляющим входами преобразователя.