Устройство сопряжения для контроля блоков памяти

 

Изобретение относится к вычислительной технике и может быть использовано для построения систем технологического контроля блоков памяти (БП). Целью изобретения является увеличение производительности и достоверности контроля. Устройство содержит формирователь сигналов управления, два блока приемопередатчиков для сопряжения с системной шиной и контролируемыми БП, первый дешифратор, определяющий режим работы устройства, селекторный регистр и второй дешифратор, обеспечивающие выборку контролируемых БП, регистр диагностики, первый и второй коммутаторы, блоки приемников и передатчиков сигналов управления и обмена. Устройство позволяет вести контроль нескольких БП в режиме обращения и хранения информации. Предусмотрена возможность подключения устройства к шине микроЭВМ для организации многопостовой системы технологического контроля, расширены диагностические возможности устройства за счет имитации неправильных комбинаций управляющих сигналов, проверки замыканий пустых контактов и проверки выполнения режима блочной передачи данных. 9 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (5D 4 G 11 С 29 00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ .СССР

OllHGAHNE ИЗОБРЕТЕНИ ::;:; :,";, :,".,", ;"...„

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21 ) 4321405 /24-24 (22) 26.10.87 (46) 23.05.89. Бюл, У 19 (71) Киевский завод электронных вычйслительных и управляющих машинголовное предприятие Киевского производственного объединения "Электронмаш"им. В,И.Ленина (72) Е,Я,Белалов,,В,К,Бочков, Э,В,Рудаков и С,П,Саламатов (53) 681.327,6(088,8) (56) Авторское свидетельство СССР

Ф 1251189, кл, G 11 С 29/00, 1985.

Авторское свидетельство СССР

У 957278в кл G 11 С 29/00э 1981 ° (54) УСТРОЙСТВО СОПРЯЖЕНИЯ ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано для построения систем технологического контроля блоков памяти (БП), Целью изобретения является.уве-, личение.производительности и досто верности контроля, Устройство со-.

Изобретение относится к вычислительной технике и может быть использовано для построения систем технологического контроля блоков памяти, Целью изобретения является увеличение производительности и достоверности контроля.

На фиг,1 представлена схема устройства сопряжения для контроля блоков памяти; на фиг. 2 — схема формирователя сигналов управления; на фиг,3 — схема первого дешифратора держит формирователь сигналов управления, два блока приемопередатчиков для сопряжения с системной шиной и контролируемыми БП, первый дешифратор, определяющий режим работы устройства, селекторный регистр и второй дешифратор, обеспечивающие вы. борку контролируемых БП, регистр диагностики, первый и второй коммутаторы, блоки приемников и передатчиков сигналов управления и обмена, Устройство позволяет вести контроль нескольких БП в режиме обращения и хранения информации. Пр еду смотр ена воэможность подключения устройства к шине микроЭВМ для организации многопостовой системы технологическоro контроля, расширены диагностические возможности устройства за счет имитации неправильных комбинаций управляющих сигналов, проверки замыка" ний пустых контактов и проверки выполнения режима блочной передачи дан .ных, 9 ил, 2 на фиг,4 " фрагмент схемы второго блока приемопередатчиков; на фиг,5— схема второго дешифратора; на фиг.6— схема регистра диагностики, на фиг.7 — схема второго блока приемников; на фиг,8 — схема блока передатчиков; на фиг,9 — пример подключения устройства к системе, Устройство (фиг.1) содержит формирователь 1 сигналов управления, первый 2 и второй 3 блоки приемопередатчиков, первый 4 и второй 5 блоки при-

-1481864 емников, блок 6 передатчиков, первый

7 и второй 8 коммутаторы, первый 9 и второй 10 дешифраторы, регистр 11 диагностики, селе кторный ре гистр 12, информационные входы-выходы 13 сопряжения, входы †выхо 14 адреса, входы

15 адреса и входы 16 управления 1 выходы .17 проверки пустых контактов, выходы

18 выборки и выходы 19 управления объемом.

Формирователь 1 сигналов управления (фиг,2) содержит триггеры 20"22, элементы И-ИЛИ 23, И 24-26, И-НЕ 2730, НЕ 31-40, резисторы 41-44, конденсаторы 45-48 и элемент И 49.

Первый дешифратор 9 (фиг.3) содержит элемент 50 сравнения, элемент 51 и коммутационное поле 52, Второй блок 5 приемников (фиг.7) содержит элементы НЕ 53-58.

Блок 6 передатчиков (фиг,8) содер. жит элементы И-НЕ 59 и HE 60-64, Система для технологического прогона и контроля блоков памяти (фиг.9) содержит микроЭВМ 65, несколько устройств 66 сопряжения для контроля блоков памяти, к которым подключены блоки 67 памяти, В данном случае приведен пример конкретной реализации системы при числе подключаемых блоков памяти N=

64.

Устройство обеспечивает сопряжение интерфейса 68 микроЭВМ с интерфейсом 69 памяти и расширение адресного пространства обоих интерфейсов.

Интерфейс 68 микроЭВМ содержит входы-выходы 13 данных, входы 15 адреса, управляющие сигналы "Обращение"

16.1, ".Операция" 16,2, "Блочный режим" 16.3, "Сброс устройства" 16.4, "Ответ устройства" 19,1, Интерфейс 69 памяти содержит входы-выходы 14 адреса и данных, выходы 17 проверки пустых контактов, выходы "Выбор блока памяти" 18, "Обмен" 19,2, "Запись" 19,3, "Чтение"

19,4, "Блок" 19,5, "Сброс памяти"

l9,6, "О гвет памяти" 16.5 и "Продолжение" 16.6.

Устройство может работать в следующих режимах; обращение к устройст. ву, обращение к памяти, диагностика, технологический прогон. В качестве признака обращения к утройству используется старший разряд адреса, В режиме обращения к устройству могут выполняться операции записи и чтения регистров 11 и 12, выбор операции определяется сигналом Операция" 16.2, В режиме записи устройство работает следующим образом.

Блок 5 приемников принимает сигналы "Обращение" 16.1 и "Операция" 16.2

Блок 4 приемников принимает адрес с входа 15 адреса, а блок 3 приемопередатчиков принимает данные с входа

13 данных, Дешифратор 9 анализирует адрес и выдает сигналы "Режим обращения к устройству" 9.2 и -"Запись в регистры"

9.1. При этом данные с блока 3 приемопередатчиков записываются в регистры 11 и 12, а дешифратор 10 выдает сигнал выбора блока памяти на одну из шин 18.

Формирователь 1 сигналов принимает сигнал 9,1 на элемент И-ИЛИ 23 и

25 выдает сигнал "Ответ устройства" 1.1 на блок 6 передатчиков, При чтении устройства выполняется следующий алгоритм, Блок 5 приемников принимает сигналы "06pащение" 16.1 и "Операция"

16,2, блок 4 приемников принимает адрес с входа 15 адреса, Дешифратор 9 анализирует адрес и выдает сигнал "Режим обращения,к устройству" 9,2, Первый коммутатор 7 принимает данные регистров 11 и 12 и выдает на блок 3 приемопередатчиков, который передает их на шину 13

Формирователь 1 сигналов выдает сигнал "Ответ устройства" 1.1 на блок 6 передатчиков и инверсию этого сигнала 1,7 на блок 3 приемопередат45 чиков °

В режиме обращения к памяти могут выполняться операции записи .в память и чтение. памяти, выбор которых определяется сигналом "Операция" 16,2.

Эти операции могут выполняться в одиночном и блочном режимах, выбор которых определяется сигналом "Блочный режим" 16,3, Суть блочного режима заключается

55 в том что в интерфейсе 69 памяти шины адреса и данных совмещены и по ним сначала выполняется одна по- сылка адреса, а затем последователь ность (блок) данных, 5 14818

В одиночном режиме н каждом обращении передаются адрес и данные последовательно по одним и тем же шинам

14.

При операции Запись в память"

11 5 устройство работает следующим образом.

Второй блок 5 приемников принимает с шин интерфейса 68 сигналы "Обращение" 16,1, "Операция" 16,2, "Блочный режим" 16,3, инвертирует их и выдает сигналы соответственно 5.1, 5,2, 5,3 в формирователь 1 сигналов.

Блок. 4 приемников принимает адрес, а блок 3 приемопередатчиков - данйые, На дешифратор 9 поступает адрес, а на коммутатор 8 — адрес и данные, Дешифратор 9 распознает адрес памяти (низкий уровень на выходе 9,1), после чего запускается формирователь сигналов управления, Срабатывают элементы 27, 32, 28, взводится триггер

20, который формирует сигнал "Обмен"

1,2. 25

Затем срабатывают элементы 33, 24, 34, 35 и 25, что вызывает формирование сигналов "Запись" 1.3 и "Мультиплексирование" 1.6.

Выдача сигнала "Запись" затем повторяется столько раэ, сколько проходит сигналов "Обращение" 5,! до тех пор, пока не сбросятся сигнал "Обмен"

1.2 и триггер 20, Сигнал "Мультиплексирование" 1,6

35 управляет коммутатором 8, который пропускает сначала адрес, а затем данные с блока 4 и 3 соответственно, причем данные передаются столько раз, сколько вырабатывается сигналов "3a- 40 пись", Затем адрес и данные выдаются через блок 2 приемопередатчиков на входы-выходы 14 адреса и данных, а сигналы "Обмен" 1.2 и "Запись" 1,3— через блок 6 передатчиков на выходы

19,2 и 19.3, Блок 5 приемников принимает сигналы "Ответ памяти" 16.5 и "Продолжение" 16,6 с шин памяти и выдает соответственно сигналы 5.5 °, 5.6в фор- 50 мирователь 1 сигналов столько раз, сколько формируется сигналов "Запись"

1,2 (19.2), причем сигналы "Продолжение" формируются на 1 раз меньше, Отсутствие сигнала "Продолжение" 16,6 означает, что память закончила прием. блока данных, В этом случае на выходах элемента

30 и триггера 21 формируется высокий

64 6 уровень, а на выходе элемента 29 низкий > после чего триггер 20 сбрасывается.

Сигналы "Ответ памяти" 5,5.и "Запись" 1.3 поступают на элемент 23, который выдает сигнал "Ответ устройства" 1, 1 на блок 6 передатчиков, а оттуда — на шину 19,1 микроЭВМ в каждом цикле обращения, В одиночном режиме на вход 16,3 не поступает сигнал "Блочный режим", на выходах элемента 30 и триггера 21 формируется высокий уровень, а на выходе элемента 29 — низкий уровень после окончания сигнала "Обращение"

5,1, Таким образом, триггер 20 и сигнал "Обмен" 1. 2 сбрасываются при каждом цикле обращения, в течение которого:.ыполняется запись только одного слова и выдается один сигнал

"3 апись", При операции "Чтение памяти" блок

5 приемников принимает сигналы 16, 1, 16, 2, 16, 3 и выдает сигналы 5. 1, 5.2, 5,3 (" Обращение", "Операция", "Блочный режим") в формирователь 1 сигналов, Адрес с входа 15 проходит через блок 4 приемников, коммутатор 8, блок 2 приемопередатчиков и поступает на входы-выходы 14, Дешифратор 9 определяет адрес памяти, Срабатывают элементы 27, 32, 28, триггер 20, который формирует сигнал "Обмен" 1,2, затем срабатывают элементы 33, 24, 26 и формируется сигнал "Чтение" 1,4, который вырабатывается столько раз, сколько.. приходит сигналов "Обращение".5,1 до тех пор, пока не сбросятся сигнал

"Обмен" 1,2 и триггер 20, В блочном режиме по переднему фронту первого сигнала "Чтение" вырабатывается сигнал "Блок" 1,5, который является признаком блочного чтения, Сигнал 1.5 снимается по переднему фронту последнего сигнала "Чтение", Снятие сигнала "Блок" означает, что устройство окончило прием блока. Формирование сигнала "Блок"

1.5 выполняют триггер 22 и элемент

49, Сигналы "Обмен" 1, 2, "Чтение" 1. 4, "Блок" 1,5 через блок 6 передатчиков поступают на шины памяти 19,2, 19.4 и 19,5 соответственно.

Блок 5 приемников принимает сигналы "Ответ памяти" 16 ° 5 и "Продолже

1481864

55 ние" 16.6 и выдает сигналы 5.5 и 5.6 в формирователь 1 -сигналов столько раз, сколько вырабатывается сигналов, "Чтение" 1,4, .В последнем цикле чтения сигнал "Продолжение" 16 6 не поступает, Отсутствие сигнала 16,6 .означает, что память закончила передачу блока данных. В этом случае на выходе триггера 21 формируется высокий уровень, триггер 20 сбрасывается, сигнал "Обмен" 1. 2 снимается, .Сигнал "Ответ памяти" 5,5 поступает на элемент 23, который выдает сигнал "Ответ устройства" 1,1 и его инверсию 1,7, Сигнал 1, 1 поступает через блок 6 передатчиков на шину

19,1 микроЭВМ, а сигнал 1.7 переводит блок 3 приемопередатчиков в режим выдачи данных на двунаправленную ши- 20 ну 13 микроЭВМ. Сигнал "Чтение" 1,4 переводит блок 2 приемопередатчиков .в режим приема данных с входов-выходов 14 памяти.

Данные из памяти в каждом цикле 25 чтения проходят через блок 2приемопередатчиков, коммутатор 7, блок 3 приемопередатчиков на входы-выходы 13 данных.

В одиночном режиме на выходе триг- 30 гера 21 формируется высокий уровень, поэтому триггер 20 и сигнал "Обмен"

1.2 сбрасываются в конце каждого цикла обращения, в течение которого выпол" няется чтение только одного слова и выдается один сигнал "Чтение".

Конденсаторы и резисторы 41-47 обеспечйвают задержку сигналов и формирование требуемых временных соотношений, 40

В режиме диагностики устройство может выполнять следующие операции: формирование неправильных комбинаций управляющих сигналов, проверка замыканий пустых контактов, 45

При формировании неправильных комбинаций управляющих сигналов в ре". гистр 11 диагностики записывается требуемый код, Инверсные выходы регистра используются для управления сигналами следующим обоазом: 11,2 - отмена сброса сигнала "Обмен" ; 11,4 — запрет выдачи сигнала "Блок"; 11,6 — запрет выдачи сигнала "Обмен"; 11,8 " запрет выдачи сигналов "Запись", "Чтение".

Формирование неправильных комбинаций этих сигналов памяти позволяет проверить ее реакцию в этих случаях тестом, Проверка замыканий пустых контактов выполняется сп дуюшим образом.

Прямые выходы регистра 11 соединены следующим образом: 11, с нечетной, а 11.3 с четной группами пустых контактов памяти, В 0,1 биты регистра 11 записываются контрастные коды типа 01 или 10, а затем выполняют чтение тех же бит регистра 11 н сравнение считанного кода с записанным, Результат сравнения показывает наличие нли отсутствие замыканий проверяемых контактов между собой, а также с шинами земли и питания, Затем в 0,1 биты регистра 11 записывается код 00, после чего надо пропус : тить тест памяти, при этом должны обнаружиться замыкания пустых контактов с рабочими контактами, После этого надо изменить код регистра 11 на инверсный и повторить обе проверки, Проверка замыканий пустых контактов

Ф выполняется для того, чтобы эти замыкания не мешали при установке па мяти в комплектуемую ЭВМ, где эти контакты могут использоваться при работе с другими устройствами.

В режиме технологического прогона используется система (фиг.9), которая работает следующим образом, В каждом из устройств 66,1-66,8 на коммутаци" онном поле 52 распаивается код, соответствующий номеру устройства от

О до 7. Затем микроЭВМ 65 записывает в селекторный регистр 12 младшего устройства 66,1 код, равный адресу младшего. блока памяти 000 (биты 12.112,3) и бит разрешения обмена (бит

12.4), Дешифратор 9 определяет номер. младшего устройства. Дешифратор 10 на основании кода регистра 12. формирует сигнал младшего блока 67,1 памяти, После этого микроЭВМ пропускает тест через младший блок 67, 1 памяти, подключенный к младшему устройству бб. 1, Затем в регистре 2 код наращивается на единицу, Дешифратор 10 формирует сигнал выбора следующего блока 67,2 памяти, после чего пропускается тест через этот блок памяти, Таким образом, выполняется проверка всех блоков 67.1-67.8 памяти, подключенных к младшему устройству 66,1.

Затем его регистр 12 обнуляется, а регистр 12 следующего устройства 66.2 активизируется, т.е. в его бит 1.2.4 записывается "1", а в биты !2.1-12.3младший номер проверяя.. ого блока памяти. После этого проверяется мчадший блок 67,9 памяти, подключенный к устройству 66,2, Затем наращивается номер блока памяти в регистре 12 и тестуется следующий блок 67,10 памяти и т,д, Таким образом, может быть выполнена проверка или технологический прогон всех блоков памяти, подклвченных к системе, причем очередной блок памяти проверяется в режиме обращения, а остальные — в режиме хранения.

Формул а из обр етения

Устройство сопряжения для контроля блоков памяти, содержащее формирователь сигналов управления, первый 20 выход которого соединен с управляющим входом первого блока приемопередатчиков, входы-выходы которого являются входами-выходами адреса и данных контроля устройства, а информацион- 25 ные выходы подключены к информационным входам первой группы первого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью увеличения произВодительности и достоверности конт- 30 роля, в устройство введены второй блок приемопередатчиков, первый и второй дешифраторы, первый и второй блоки приемников, блок передатчиков, второй дешифратор, регистр ди" агностики и селекторный регистр, причем выходы формирователя сигналов управления с первого по седьмой подключены соответственно к входам блока передатчиков с первого по пятый, к первому управляющему входу второго блока приемопередатчиков .и к управляющему входу второго коммутатора, информационные входы первой группы которого соединены с информа45 ционными входами регистра диагностики и селекторного регистра и с выхо-.дами второго блока приемопередатчиКоВ инфармационнные входы которого под люче Hi.t к выходам первого коммутатора, управляющий вход которого сое-:. динен с вторым выходом первого дешифратора и с первым входам формирователя сигналов управления, входы которого с второго по девятый подключены соответственно к первому, второму, третьему, пятому и шестому выходам второго блока приемников, к второму, четвертому и восьмому выходам регистра диагностики, шестой выход которого соединен с шестым входом блока передатчиков, седьмой вход которого подключен к четвертому выходу второго блока приемников, первый и второй выходы которого соединены с управляющими входами первого дешифратора, второй выход которого подключен к синхровходам регистра диагностики и селекторного регистра, информационные входы первого дешифратора соединены с выходами первого блока приемников и с информационными входами второй группы второго коммутатора, выходы которого подключены к информационным входам первого блока приемопередатчиков, первый, третий, пятый и седьмой выходы регистра диагностики и выходы селекторного регистра соединены с информационными входами второй группы первого коммутато.— ра, второй выход второго блока приемников подключен к второму управляющему входу второго блока приемопередатчиков, входы-выходы которого являются информационными входами-выходами сопряжения устройства, входы первого и второго блоков приемников являются соответственно входами адреса и управления устройства> выходы регистра диагностики являются выходами проверки пустых контактов устройства, выходы селекторного регистра соединены с входами второго дешифратора, выходы которого являются вы— ходами выборки устройства, выходы блока передатчиков являются выходами управления обменом устройства.

1481864

На 18

148 I 864

Фиг.л

Фиг. 4

fa ®1 на 1Е2

/Ф 1Ю.У

Ни!8Ф нп В5

НО об

Hl7 Е7

На а.8

HQ 8.11 иФи 8. 12

14818б4

На 7.!7

Ип

Ни 7.17

Н0 1

Ня 7

Н06

Нй 7

НИ!

Фиг.б ни 1,9

Ня 1,ХУ

На 1

Н06

HN1

На1

Ф0г.9

Составитель О.Исаев

Техред А.Кравчук:

Корректор С. leKMap

Редактор И,Шмакова

Заказ 2699/55 Тираж 559 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10!