Устройство для синхронизации вычислительной системы

 

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных систем. Отличительной особенностью устройства является то, что оно обеспечивает подсинхронизацию различных ЦВМ к единой шкале отсчета времени, исправление сбоев сигналов точного времени. Кроме того, оно использует двухуровневую шкалу. Целью изобретения является повышение точности синхронизации нескольких ЦВМ. Поставленная цель достигается введением блока синхронизации с сигналами точного времени. 5 ил.

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧВСНИХ

РЕСГ!У БЛИН (19) (11) А1 (5р 4 G 06 F 1/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ГЮ ИЭОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4213963/24-24 (22) 23.03.87 (46) 23.07.89.Бюл. ¹ 27 (72) И.Г.Куклин (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 1068921, кл. G 06 F 1/04, 1983.

Авторское свидетельство СССР № 1149235, кл. G 06 F 1/04, 1983. (54) УСТРОЙСТВО ДПЯ СИНХРОНИЗАЦИИ

ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ (57) Изобретение относится к вычисли. тельной технике и может быть испольИзобретение относится к вычислительной технике и может быть использовано при построении вычислительных систем.

Цель изобретения — повышение точности синхронизации нескольких ЦВМ.

На фиг.1 приведена структурная схема устройства; на фиг. 2 — схема первого блока синхронизации с сигналами точного времени; на фиг ° 3в схема второго блока синхронизации с сигналами точного времени; на фиг. 4 и 5 — временные диаграммы работы первого и второго блоков синхронизации.

Устройство содержит распределитель 1 импульсов, первый 2 и второй

3 блоки синхронизации, группу элементов И 4 из первого и второго элементов 4.1 и 4.2, вход 5 сигналов точного времени, вход 6 запуска сигналов точного времени, первый 7,второй 8 и третий 9 тактовые выходы уст2 эовано при построении вычислительных систем. Отличительной особенностью устройства является то, что оно обеспечивает подсинхронизацию различных

ЦВМ к единой шкале отсчета времени, исправление сбоев сигналов точного времени. Кроме того, оно использует двухуровневую временную шкалу. Целью изобретения является повышение точности синхронизации нескольких ЦВМ.

Поставленная цель достигается введением блока синхронизации с сигналами, точного времени. 5 ил. ройства, группу 10 выходов сбоя устройства, задающий генератор 11, выходы 12 g — 12g первого блока 2, выходы 131-134 второго блока 3 синхронизации, выходы 14 и 15 элементов И группы.

Блок 2 содержит элемент И 16,счетчик 17, дешифраторы 18 и 19, элементы ИЛИ 20 — 23, элементы И 24 — 28, элемент НЕ 29, триггеры 30 — 32.

Блок 3 содержит счетчик 33, дешифратор 34, элементы И 35-38, элемент

И-НЕ 39, элемент ИЛИ 40, триггеры

41-43, триггер 44, элемент И 45.

На фиг.1-5 приведены следующие обозначения сигналов и входов (выходов) элементов: С вЂ” синхронизирующие входы триггеров; С, — С вЂ” выходные сигналы устройства; A,Â вЂ” сигналы дешифратора 18, определяющие соответственно н мпнальную и удлиненную продолжительность периодов форми3 149 рования сигналов С ; К вЂ” сигнал дешифратора 34, определяющий продолжительность цикла сигнала С> (в числе периодов сигнала C<); R — входы установки в "0" триггеров и счетчиков; S — единичные входы триггеров; и t, t — сигналы с выхои и дов дешифраторов 18 и 19, являющиеся составляющими контрольных интервалов t< и t< при приеме входных сигналов М, и М< соответственно; сигнал дешифратора одного из начальных тактов счетчика 17.

Устройство работает следующим образом.

Распределитель 1 импульсов (фиг.l ) формирует сдвинутые по фазе последо-. вательности тактовых импульсов С и

С, определенной номинальной часто" ты, например 252 кГц, с некоторой максимально допустимой погрешностью, например 10

Импульсы С, (фиг.l, 2) поступают на счетный вход счетчика 17 и с выхода 7 устройства выдаются в систему, где, например, могут быть использованы в качестве машинных тактов ЦВМ. !

Импульсы С, поступают (фиг.1,2) в блоки 2 и 3 и используются для ор". ганизации фиксированных задержек сигналов в пределах одного такта.

На входы 5 и 6 устройства поступают синхронные сигналы М и М точного времени. Сигналы М имеют относительно сигналов M меньшую, в целое число К раз, частоту следования и определяют начало циклическо го отсчета сигналов М, в пределах периода (цикла) сигнала М

С выходов 8 и 9 в систему выдаются сигналы С и С>, которые например, могут быть использованы для управления высокоточными устройствами и для организации программных циклов ЦВЧ соответственно„

В штатном режиме работы (при наличии сигналов М1 и M ) периоды и фаза их соответствуют периодам и фазе сигналов М„ и М

Счетчик I7 (фиг.?) ведет счет импульсов С (числа тактов распреде1 лителя импульсов) в пределах периода сигналов С и содержит две группы выходов: младших (например, 1-го или 1- и 2-ro) разрядов и старших разрядов, т.е-, остальных выходов счетчика, 5773

10

4

Дешифратор 18 формирует выхбдные

iI сигналы А, В, t t длительностью в один такт задающего генератора путем использования при дешифрации выходов счетчика обеих групп.

Дешифратор 19 формирует сигналы, t„, 1, t длительностью в общем

1 случае более одного такта задающего генератора путем использования в схемах дешифрации только группы старших разрядов счетчика, В каждом периоде сигнала С проверяется синхронность работы устройства путем контроля совпадения сигнала M с временным интервалом на выходах элемента И 26.

На. Фиг,4 приведена временная диаграмма работы блока 2, показывающая! синхронную с сигналами М, работу устройства, работу при отсутствии первого сигнала М < последующую работу без поступления сигналов М<, работу при появлении несинхронного сигнала М < и подсинхронизацию блока 2 с ним, На фиг.5 приведена временная диаграмма работы блока 3 при наличии сигнала М

Длительность сигнала С„ (фиг.2,4) ;, выбирается из расчета обеспечении приема переднего фронта и начала сигнала М и определяется величиной периода сигнала

М и максимально допустимой погрешностью задающего. генератора. Например, при номинальных частотах сигналов С и С>, соответственно 1000 и

10 Гц (т.е, значение К равно !00), и при указанных параметрах задающего генератора длительность сигнала может быть принята с .250-го по

251-й такт.

По.совпадению формируемого устройством сигнала С и импульса С на выходах элемента И 6 сигналом по входу сброса в "0" счетчик 17 устанавливается в "0" и на выходе t дешифМ

1 ратора 18 появляется соответствующий сигнал, формирующий конец и задний фронт сигнала С< (в пределах длительности сигнала М,). Длительность сигнала tl, например может (( быть равна длительности обнуленного состояния счетчика 17, т.е. до счета им первого такта в следующем периоде сигнала С, Счетчик 17 ведет счет тактов в пределах периода сигнала М,, как правило, до номинального (А) значе1495773 ния (в приведенном примере до 252 тактов). По мере накопления временной ошибки от погрешности частоты

1 задающего генератора в зависимости от ее знака периодически формируются периоды сигнала С с уменьшенным или увеличенным конечным значением счетчика 18 (в приведенном примере с

251 или 253 тактами соответственно).

При этом период сигнала С, определяемый сигналами М, не изменяется.

Интервал tr формируется, как

I сумма составляющих из сигналов 1

А, В, t

Элемент И-НЕ 39 (фиг.3) при синхронной работе с сигналами М выдает на вход 13 элемента И 24 (фиг,2) сигнал, запрещающий прохождение с выхода элемента ИЛИ 23 последнего в цикле еигнала С, В качестве сигнала

С в этом случае используется сигнал (фиг.1-3), поступающий с входа

6 через элемент И 37, цепь 13, элемент ИЛИ 22 на выход Я. При наличия сигналов М и М, ввиду их синфазности, последний период сигнала Сд в цикле сохраняется равным предыдущим периодам.

В случае непоступления на вход 5 (фиг.2) сигнала М „ (кроме последнего в цикле) счетчик 17 ведет счет тактов до значения В, дешифратор 18 формирует соответствующий сигнал, который через элементы ИЛИ 23, И 24 и ИЛИ 22 поступает на вход 8 в качестве сигнала С, при этом включаются триггеры 30 и 31, с выхода 12 снимАется признак наличия сигналов

М, а на выходе 12 появляется признак несинхронной работы с сигналами М,.

Начиная со следующего периода сигнала С после включения триггер ра 31 устройство автономно формирует все, кроме последнего в цикле, сигналы С с периодом номинальной (А) длительности путем выдачи на выход 8 сигнала с соответствующего выхода.дешифратора 18 через элементы

И 27, ИЛИ 23, И 24 и ИЛИ 22.

При отсутствии сигнала М< по наличии М< производится укорочение или удлинение последнего периода сигнала С в зависимости от знака пог2 решности задающего генератора. Тем самым в каждом цикле устраняется накопившаяся временная ошибка формирования сигналов С .

При появлении на входе 5 сигнала

М, триггер 30 устанавливается в

"0" и на выходе 1211- появляется приэ5 нак наличия данных сигналов. Если . поступивший сигнал находится в пределах интервала tl, то он через элемент И 26 устанавливает в "0" триггер 31 и поступает на выход 8. При

10 этом с выхода 12 снимается признак несинхронной работы с сигналами М1.

При несовпадении сигнала М с интервалом t<, т.е. при рассинхро-15 низации устройства с сигналом М< его прохождение через элемент И 26 запрещается, триггер 31 продолжает оставаться включенным, и на выходе

12 сохраняется признак несинхрон20 ной работы с сигналами С

Признаки наличия сигналов М и несинхронной работы с сигналами М поступают на входы 12 и 12 элемента 4.2 (фиг,l), на выходе 14 которого формируется команда задания режима подсинхронизации с сигналами М, включакнцая,триггер 32 (фиг.2). При этом сигнал с его инверсного выхода запрещает прохождение сигналов А чеЗ0 рез элемент И 27 и устройство переходит на удлиненный, например на один такт, период формирования сигналов

С . При достижении сннфазной работы устройства с сигналами М, т.е. попа35 дания в интервал, сигналом с выхода элемента И 26 триггер 31 уста-.. навливается в "0", при этом на выходе 12 снимается признак несинхронной работы с сигналами М, с выхода

40 14 снимается сигнал включения триггера 32. Сигналом с выхода элемента

И 26 на вход В триггер 32 также устанавливается в "0", прекращается режим подсинхронизации с сигналами М и устройство начинает формировать сигналы С, синфазные сигналам М;.

Счетчик 33 (фиг.3,5) ведет циклический счет числа сигналов С до ,0 значения К. На счетный вход С счетчи- . ка 33 поступают сигналы с инверсно.го выхода 12 старшего разряда счет-, чика 17 (фиг.2,3), т,е. счет сигналов С ведется с опережением по фа-.

55 эе (приближенно на полпериода). Сигнал С формируется элементом И 35 при появлении на выходе дешифратора

34 сигнала К и последнего в цикле

1сигнала С, т.е. устройство всегда

1495773 обеспечивает взаимную синфазность си1 налов С и С3 о

Сигналы К с выхода дешифратора 34 ! и С, с выхода 11 включают триггеры

41 и 42 ° Триггер 41 в последующем устанавливается в !!0п любым сигналом

М с выхода 6, а триггер 42,- только синхронным сигналом М (т.е. совпадающим с интервалом t при значе2 нии счетчика 33, равном К) с выхода элемента И 37. Интервал 1 формируется при помощи элемента ИЛИ 20 (фиг.2), 1

tl как слагаемое трех сигналов: и t ° Назначение сигнала t 15

I !! !! !

fl рассмотрено, 1 и 1 — соответст" венно отрицательный и положительный .допуски от номинальной длительности цикла сигнала М>. Величины допусков и t определяются максимально воз- 20 (f можным отклонением в счете тактов счетчиком 17 за цикл сигнала М при отсутствии сигналов М.<, Для приведенных параметров задающего генератора и сигнала M допуски t H t могут 25 ! !! составить четыре такта.

При непоступлении сигнала М триггеры 41 и 42 (фиг.3) продолжают сохранять свое единичное состояние и по сигналу t> включается триггер 30

43, при этом на выходе 13> отсутствует признак наличия сигналов М, а на выходе 13 появляется признак несинхронной работы с сигналами M<„

НрН наличии сигналов М! устроиство продолжает формировать сигналы С и

С с прежними точностными параметрами.

При отказе обоих сигналов М и

М устройство переходит на полностью40 автономный режим формирования сигналов С и С> с погрешностью частоты задающего генератора.

Установка в "0" счетчика 33,т.е. подготовка нового цикла, всегда про- 45 изводится при совпадении на входах элемента И 45 обнуляющего сигнала с выхода элемента ИЛИ 40 с синхроим-! .пульсом С< (по концу сигнала С ).

Обнуляющий сигнал формируется при помощи элементов ИЛИ 40, И 36 " 38: в синхронном режиме работы по поступлению сигнала М с входа 6 через элемент И 37; при отсутствии синхронного сигнала М,2 сигналом t> в начале следующего цикла, при сохраняющемся состоянии К на счетчике 33 и на дешифраторе 34 через элемент

И Зб; в режиме подсинхронизации с сигналами М (при включении триггера 44) любым сигналом М, при условии завершения режима подсинхронизации по сигналу М>, т,е. при выключении триггера 32 и снятии при этом запрета на прохождение сигнала М< через элемент И 38.

Задание режима.подсинхронизации с сигналами N производится выдачей команды на включение триггера 44 с выхода 15 элемента 4.1 (фиг. 1,3) после несинхронного появления сигналов М< на входе 6, т.е. при выключении триггера 41 и при сохраняющемся включении триггера 43, Элементы И 4 вырабатывают ука анные команды на задание режимов подсинхронизации с сигналами М, и М, и кроме того, здесь формируются два сигнала 10! и 10, объединяющих выходы 12, 13 и 12, 13+ блоков 2 и

3> обеспечивающие соответственно контроль наличия сигналов М, М точного времени и контроль режимов работы устройства. Отсутствие сигналов на выходе 10 свидетельствует о синхронной работе устройства. Наличие сигналов на выходах 12 и 13 означает отсутствие синхронной работы с сигналами М1 и М и автономное формирование устройством выход" ных управляющих сигналов С или С> соответственно.

Формула изобретения

Устройство для синхронизации вычислительной системы, содержащее задающий генератор, распределитель импульсов, первый блок синхронизации с сигналами точного времени, причем первый выход распределителя импульсов соединен с первым тактовым вхоДом первого блока синхронизации с сигналами точного времени, вход запуска которого является входом сигналов точного времени устройства,первый тактовый выход первого блока синхронизации с сигналами точного времени является первым тактовым выходом устройства, о т л и ч а ю— щ е е с я тем, что, с целью повышения точности синхронизации нескольких ЦВМ, в устройство введен второй блок синхронизации с сигналами точного времени и группа элементов И, причем первый выход распределителя импульсов является вторым тактовым

9 149 выходом устройства, второй выход распределителя импульсов соединен с вторым тактовым входом первого блока

I синхронизации с сигналами точного времени и с первым тактовым входом второго блока синхронизации с сигналами точного времени, вход запуска которого является входом запуска сигналов точного времени устройства, второй тактовый вход второго блока синхронизации с сигналами точного времени соединен с первым тактовым выходом первого блока синхронизации с сигналами точного времени, третий, четвертый, пятый и шестой тактовые входы второго блока синхронизации с сигналами точного времени соединены соответственно с вторым, третьим, четвертым и пятым тактовыми выходами первого блока синхронизации с сигналами точного времени, вход начальной установки второго блока синхронизации с сигналами точного времени соединен с выходом первого элемента

И группы, первый тактовый выход второго блока синхронизации с сигналами точного времени является тактовым выходом устройства, первый и второй выходы разрешения блокировки второго блоха синхронизации с сигналами точ" ного времени соединены соответственно с первым и вторым входами разрешения блокировки первого блока синхронизации с сигналами точного времени, первый и второй выходы признака сбоя первого блока синхронизации с сигна» лами точного времени соединены соответственно с первым и вторым входами вТорого элемента И группы и являются первым и вторым выходами группы выходов сбоя устройства, входы первого элемента И группы соединены соот.ветственно с первым и вторым выходами признака сбоя второго блока синхронизации с сигналами точного времени и являются соответственно третьим и четвертым выходами группы выходов сбоя устройства, выход второго элемента И группы соединен с входом начальной установки первого блока синхронизации с сигналами точного времени, причем первый блок синхронизации

1 с сигналами точного времени содержит счетчик, два дешифратора, шесть элементов И, элемент НЕ, четыре элемента ИЛИ, три триггера, причем счетный вход счетчика является первым тактовым входом блока, первый вход

5773 !о первого элемента И является вторым тактовым входом блока, выход первого элемента И.соединен с входом сброса в "0" счетчика, первый вход первого элемента ИЛИ является первым входом резрешения блокировки блока, выход первого элемента ИЛИ соединен с вторым входом первого элемента И и является первым тактовым выходом блока, первый вход второго элемента

И является вторым входом разрешения блокировки блока, выход второго элемента И соединен с вторым входом

15 первого элемента ИЛИ, группа выходов младших разрядов счетчика соединена с первой группой входов первого дешифратора, группа выходов старших разрядов счетчика соединена с второй

20 группой входов первого дешифратора и с группой входов второго дешифратора, первый выход которого соединен с первым входом второго элемента ИЛИ, инверсный выход старшего разряда счетчика является вторым тактовым выходом блока, выход третьего элемента ИЛИ является третьим тактовым выходом блока, первый вь|ход первого дешифратора соединен с вторым входом

30 второго элемента ИЛИ, с первым входом четвертого элемента ИЛИ и с первым входом третьего элемента

И, выход которого соединен с входом триггера, вход сброса в "0" которого соединен с входом элемента HE c первым входом четвертого элемента

И и является входом запуска блока, второй выход первого дешифратора соединен с третьим входом второго

40 элемента ИЛИ и с первым входом пятого элемента И, выход которого соединен с вторым входом четвертого элемента ИЛИ, выход которогО соединен с вторым входом второго элемента И, 45 третий выход первого дешифратора соединен с четвертым входом второго элемента ИЛИ, с первым входом третьего элемента ИЛИ, второй и третий входы которого соединены соответственно с втОрым и третьим выходами второгО дешифратора, выход второго элемента

ИЛИ соединен с вторым входом четвертого элемента И, выход которого соединен с входом сброса в "0" второго триггера, с первым входом шестого элемента И и входом сброса в "0" третьего триггера, вход установки в ,"1" которого является входом начальной установки блока, инверсный выход

1495773

1г третьего триггера соединен с первым входом пятого элемента И и является пятым тактовым выходом блока, инверсный выход второго триггера соединен с вторым входом шестого элемента И, выход которого соединен с третьим входом четвертого элемента ИЛИ,ин версный выход первого триггера является первым выходом признака сбоя блока, прямой выход первого триггера соединен с входом установки в "1" второго триггера, прямой выход кото ого соединен с вторым входом пятого элемента И и является вторым выходом признака сбоя блока, четвертый выход первого дешифратора является четвертым тактовым выходом первого блока синхронизации с сигналами точного времени, второй блок синхронизации с сигналами точного времени содержит счетчик, дешийратор, пять элементов И, элемент ИЛИ,четыре триггера и элемент И-НЕ, причем первый вход первого элемента И соединен с синхровходом первого триггера, с синхровходом второго триггера и является первым тактовым входом блока, первый вход второго элемента

И является вторым тактовым входом блока, счетный вход счетчика является третьим тактовым входом блока, первый вход третьего элемента И является четвертым тактовым входом

1 блока, группа разрядных выходов счет-. чика соединена с группой входов дешифратора, выход которого соединен с J-входам первого триггера, с вторым входом третьего элемента И, с первым входом элемента И-КЕ, с вторым входом второго элемента И, с первым входом четвертого элемента И и .с J-входом второго триггера, вход сброса в "0" счетчика соединен с выходом первого элемента И, второй вход которого соединен с выходом элемента ИЛИ, синхровход третьего триггера соединен с вторым входом четвертого элемента И и является пятым тактовым выходом блока, инверсный выход первого триггера является

1О первым выходом признака сбоя блока,. прямой выход третьего триггера является вторым выходом признака сбоя блока, вход установки в "1" четвертого триггера является входом начальной установки блока, первый вход пятого элемента И является шестым тактовым входом блока, прямой выход четвертого триггера соединен с вторым входом пятого элемента И,тре20 тий вход третьего элемента И соединен с третьим входом пятого элемента И, с входом сброса в "0" первого триггера и является входом запуска блока, выход третьего элемента И сое25 динен с первым входом элемента ИЛИ, с входом сброса в "0" второго триггера, с входом сброса в "0" третьего триггера, с входом сброса в "0" четвертого триггера и является первым

3О выходом разрешения блокировки блока, выход элемента И-НЕ является вторым выходом разрешения блокировки блока, инверсный выход третьего триггера соединен с вторым входом элемента

И-НЕ, выход четвертого элемента И соединен с вторым входом элемента

ИЛИ, выход пятого элемента И соединен с третьим входом элемента ИЛИ, выход второго элемента И является

4р третьим тактовьи выходом блока, выход второго триггера соединен с Г - входом третьего триггера.

1495773

1495773 продолжение фд

Фиг. д

Составитель Н.Торопова

Редактор В.Данко Техред М.Дидык Корректор М. Васильев а

Заказ 4266/45 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101