Суммирующее устройство

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики. Цель изобретения - сокращение аппаратурных затрат. Устройство содержит ассоциативный запоминающий блок 1, группы элементов И 2, 3, группы элементов задержки 4, 5, преобразователи 6, 7 двоичного кода в уплотненный код, блок 8 деления на два в уплотненном коде, содержащий группу элементов И 9, группу элементов ЗАПРЕТ 10 и элемент ИЛИ 11, входы 12 слагаемых, входы 13, 14 синхронизации и выход 15 результата. 1 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg 4 G 06 Е 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И (ЛНРЫТИЯМ

ПРИ ГКНТ СССР

К А ВТОРСКОМЪ СВИДЕТЕЛЬСТВУ (21) 4362779/24-24 (22) 08.12.87 (46) 23.07.89. Бюл, М 27 (71) Вычислительный центр СО АН СССР (72) П.А. Ким, К.С. Алсынбаев, В.А. Забелин и Н,А. Осипов (53) 681,325(088.8) (56) Авторское свидетельство СССР

Р 1062689, кл. G 06 F 7/50, 1982, Авторское свидетельство СССР

У 1174920, кл. G 06 F 7/50, 1983. (54) СУММИРУЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработ„.SU,„, 1495784 А1 ки информации при реализации техни; ческих средств цифровых вычислительных машин и дискретной автоматики.

Цель изобретения — сокращение аппаратурных затрат. Устройство содержит ассоциативный запоминающий блок 1, группы элементов И 2, 3, группы элементов задержки 4, 5, преобразователи 6,7 двоичного кода в уплотненный код, блок 8 деления на два в уплотненном коде, содержащий группу элементов И9, группу элементов ЗАПРЕТ

10 и элемент ИЛИ 11, входы 12 слагаемых, входы 13, 14 синхронизации

:и выход 15 результата. 1 ил, 1495784

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации техни5 ческих средств цифровых вычислительных машин и дискретной автоматики, Цель изобретения — сокращение аппаратурных затрат.

На чертеже представлена структурная схема устройства, Устройство содержит ассоциативный запоминающий блок 1, группы элементов И 2 и 3, группы элементов 4 и 5 задержки, преобразователи 6 и 7 дво- 15 ичного кода в уплотненный код, блок

8 деления на два в уплотненном коде, содержащий группу элементов И 9, группу элементов ЗАПРЕТ 10 и элемент

И31И ll входы 12 слагаемых, входы 13 20 и 14 синхронизации и выход 15 результата, Устройство работает следующим образом.

На входы 12 поступают одноименные разряды всех слагаемых, начиная с младших разрядов. Преобразователь 6 преобразует поступающий на его входы двоичный код в уплотненный код, который через элементы И 2 поступает на >О входы блока 8 в течение тактового импульса по входу 13. Полученное в результате деления слово является частью ассоциативного признака для ассоциативного запоминающего блока 1, 35

Второй частью признака являются все, кроме перво-о, разряды кода, считан ного из блока 1. Обе части признака поступают на преобразователь 7 двоичного кода в уплотненный код через 40 элементы 5 и 4 задержки, причем сигнал с выхода остатка блока 8, сформированный дизъюнкцией элементов ЗАПРЕТ 10 на элементе ИЛИ 11, поступает на преобразователь 7 беэ задержки, 45 а сигналы с выходов целой части результата блока 8 элементами И 9 на входы элементов 5 задержки. Сформированный на выходе преобразователя 7 признак дополнительно синхронизирует- 50 ся импульсом по входу 14 с помощью элементов И 3. Такая синхронизация исключает влияние неидеальности элементов 4 и 5 эадер>кки. На выходе 15 формируется очередной разряд суммы. 55

Общее число тактов вычисления равно

m=n+flog N 3 где n — разрядность слагаемых;

N — количестно слагаемых, Пусть необходимо просуммировать следующие семь слагаемых: 010110;

101011; 011011; llllll; 101110;

ll001l; 101010.

Обрабатываемые срезы на входе преобразователя 6 имеют вид: 0111010;

lllllllt 10011009 01111011 10110!О

0101111.

На выходе преобразователя 6 обрабатываемые срезы имеют вид: 0001111;

1111111; 0000111; 0011111; 0001111;

0011111.

В течение первого тактового импульса, поданного на вход 13 синхронизации, на вход блока 8 подаются младшие разряды слагаемых, т,е.

0001111.

В результате преобразования этого кода блоком 8 порождается слово 0011 первый разряд которого "0" беэ задержки подается на первый вход преоб; раэователя 7, а остальные через элементы 5 задержки — на соответствующие входы того же преобразователя.

Так как в первом такте из блока ничего не считывается, то к приходу первого импульса по входу 14 синхронизации на все входы преобразователя 7 подаются нули.

Сформированный признак с выхода преобразователя 7 кода — 0000000, с приходом тактового импульса по входу 14 поступает на признаковые входы блока 1. Следовательно, в первом такте из блока считывается слово

0000, первый разряд которого "0" является младшим разрядом искомой суммы, В течение второго импульса, поданного на вход 13 синхронизации, на вход блока 8 с выхода преобразователя 6 подается второй разрядный срез слагаемых, т,е. код lllllll, Он преобразуется в код 1111, На входе преобразователя 7 формируется слово 1011000 соответственно на его выходе 0000111, которое по приходу импульса по входу 14 поступает на признаковые входы блока 1, из которого считывается слово 0011, первый разряд которого "1" является вторым разрядом искомой суммы, В течение третьего импульса, поданного на вход 13 синхронизации, на вход блока 8 с выхода преобразователя 6 подается третий обрабатываемый срез 0000111. Блок 8 преобразовывает его в слово 1001, На входе преобра1495784

Аналогичным образом устройство продолжает работу до получения десятого разряда суммы. Код суммы при этом 100100110. В восьмом и девятом тактах на вход преобразователя 6 поступают нулевые коды, Формула изобретения

Составитель В. Березкин

Редактор В, Бугренкова Техред А1Кравчук Корректор !>. Ципле

Заказ 4267/46 Тираж 668 Подписи с.

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

11303 5, Москва, Ж-35, Раушская наб., д. 4/ i

Производственно-издательский комбинат "Патент", г.ужгсрол, ул. Гагарина,101 зователя 7 формируется слово 1111001 соответственно на его выходе

001llll, которое при приходе импульса по входу 14 поступает на признаковый вход блока 1, из которого считывается слово Olll первый разряд которого "1" является третьим разрядом искомой суммы.

Суммирующее устройство, содержащее ассоциативный запоминающий блок, первую и вторую группы элементов И, пер вую и вторую группы элементов задержки, первый и второй преобразователи двоичного кода в уплотненный код и блок деления на два в уплотненном коде, причем входы первого преобразователя двоичного кода в уплотненный код соединены с входами слагаемых устройства, первые входы элементов И первой группы соединены с первым входом синхронизации устройства, вторые входы — с соответствующими выходами первого преобразователя двоичного кода в уплотненный код, а выходы— с входами блока деления на два в уплотненном коде, выход первого разряда ассоциативного запоминающего блока соединен с выходом результата устройства, а выходы остальных разpядов с входами элементов задержки первой группы, выходы целой части результа5 та блока деления „на два в уплотненном коде соединены с входами элементов задержки второй группы, выходы элементов задержки первой и второй групп . и выход остатка блока деления на два

10,в уплотненном коде соединены с входами второго преобразователя двоичного кода в уплотненный код, первые входы элементов И второй группы соединены с вторым входом синхронизации устройства, вторые входы — с соответствующими выходами второго преобразователя двоичного кода в уплотненный код, а выходы — с входами ассоциативного запоминающего блока, о т2р л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, блок деления на два в уплотненном коде содержит группу элементов И, группу элементов ЗАПРЕТ и элемент

25 И11И, выход которого является выходом остатка блока, а входы подключены к выходам элементов ЗАПРЕТ группы, информационные входы которых соединены с первыми входами соответствующих

З0 элементов И группы блока и подключены к соответствующим нечетным входам блока, управляющие входы элементов

ЗАПРЕТ группы блока соединены с вторыми входами соответствующих элементов И группы блока и подключены к соответствующим четным входам блока, выходы элементов И группы блока являются выходами целой части результата блока.