Устройство для изменения @ -разрядного двоичного числа

 

Изобретение относится к вычислительной технике ,в частности, к устройствам увеличения или уменьшения двоичных чисел. Цель изобретения - расширение области применения устройства за счет увеличения или уменьшения значения входного N - разрядного двоичного числа на К единиц. Устройство для изменения N - разрядного двоичного числа содержит первый элемент 1 задержки, элемент ИЛИ 2, первую группу из N элементов И 3<SB POS="POST">1</SB>-3<SB POS="POST">N</SB>, реверсивный счетчик 4, вторую группу из N элементов И 5<SB POS="POST">1</SB>-5<SB POS="POST">N</SB>, генератор 6 тактовых импульсов, триггер 7, элемент И 8, счетчик 9 и второй элемент 10 задержки, соединенные между собой функционально. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU,, 14764 1 цыц 4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4311838/24-24 (22) 13.07.87 (46) 30.04,89. Бюл. К- 16 (72) Ю,В.Беликов, П.П.Жигора и С.В.Михеев (53) 681.325(088,8) (56) Авторское свидетельство СССР

Р 800991, кл. G 06 F 7/50, 1979.

Авторское свидетельство СССР

Ф 995089, кл. G 06 F 7/50, 1983. (54) УСТРОЙСТВО ДЛЯ ИЗМЕНЕНИЯ и-РАЗРЯДНОГО ДВОИЧНОГО ЧИСЛА (57) Изобретение относится к вычислительной технике, в частности к устройствам увеличения ипи уменьшения 1 двоичных чисел. Цель изобретения— расширение области применения устройства за счет увеличения или уменьшения значения вхоцного и-разрядного двоичного числа на К единиц. Устройство для изменения и-разрядного двоичного числа содержит первый элемент

1 задержки, элемент ИЛИ 2, первую группу из и элементов И 3» -Зр реверсивный счетчик 4, вторую группу из и элементов И 5»-5р, генератор 6 тактовых импульсов, триггер 7, элемент

И 8, счетчик 9 и второй элемент 10 задержки, соединенные между собой функционально. 1 ил.

1476461

Кроме того, с целью исключения возможности появления (К+1)-ro импульса на выходе элемента И 8, период Т сигналов на выходе генератора

6 должен удовлетворять следующему условию:

Т > + "9+ c o + "2 + "p где, — время срабатывания i-ro элемента устройства, Устройство работает следующим об- 4> разом.

Входное двоичное число m поступает на входы а<...а„, Сигнал на управляющем входе Ь принимает нулевое значение при необходимости увеличивать число m или единичное значение при необходимости уменьшать это число. Сигнал на управляющем входе Ьа принимает единичное значение на протяжении отрезка времени, достаточного для установки в "0" реверсивного. счетчика 4, триггера 7 и счетчика 9. на соответствующие входы которых он поступает через элемент ИЛИ 2, но ао

Изобретение относится к вычисли- тельной технике, в частности к устройствам увеличения или уменьшения двоичных чисел.

Цель изобретения — расширение области применения устройства за счет возможности увеличения или уменьшения значения входного и-разрядного двоичного числа на К единиц. 10

На чертеже представлена функциональная схема предлагаемого устройства, Устройство содержит первый элемент

1 задержки, элемент ИЛИ 2, первую группу из и элементов И 3, реверсивный счетчик 4, вторую группу из и элементов И 5, генератор 6 тактовых импульсов, триггер 7, элемент И 8, счетчик 9 и второй элемент 1 0 задерж- 20 ки с соответствующими функциональными связями.

С целью обеспечения нормальноч работы устройства необходимо, чтобы результат изменения входного числа m †б неотрицательным и не выходил за пределы и-разрядной сетки, для чего зависимости между максимальным и минимальным значениями числа m и пара метрами и и К (где К вЂ” коэффициент пересчета счетчика 9) должны быть следующими: и шиакс+ К 2 1 ° шинн — К .; О. меньшего, чем время задержки элемента 1 задержки. По окончании установки устройства в начальное состояние сигнал с управляющего входа Ъ через элемент 1 задержки поступает на управляющие входы элементов И 5 группы, разрешая прохождение входной информации на установочные входы реверсивного счетчика 4. Одновременно этот сигнал устанавливает в единичное состояние триггер 7, сигнал с прямого выхода которого поступает на первый вход элемента И 8, разрешая тем самым прохождение импульсов с выхода генератора 6 на счетные входы счетчика

9 и реверсивного счетчика 4, изменяя значение входного числа m на его разрядных выходах. Сигнал, сформированный на выходе переполнения счетчика

9 через К входных импульсов и через элемент 10 задержки поступает на управляющие входы элементов И 3 группы, тем самым обеспечивая передачу информации с разрядных выходов реверсивного счетчика 4 на информационные выходы с,,с „ устройства.

Кроме того, этот сигнал через элемент ИЛИ 2 поступает на входы установки в "0" реверсивного счетчика 4, триггера 7 и счетчика 9, тем самым завершая процесс изменения числа m на величину К и переводя устройство в исходное состояние.

Таким образом, в отличие от известного устройства, способного изменять и-разрядное двоичное число на единицу, предлагаемое устройство способно выполнять это изменение на

К единиц, Формула из обретения

Устройство для изменения п-разрядного двоичного числа, содержащее первую группу из (п-.1) элементов И, первый и второй управляющие входы, и входных информационных входов и и выходных информационных выходов, о т л .и ч а ю щ е е с я тем, что, с целью расширения области применения за счет возможности увеличения или уменьшения значения входного и-разрядного двоичного числа íà K единиц, в него введены генератор тактовых импульсов, реверсивный счет". чик, счетчик прямого счета с коэффициентом пересчета равным K триггер, элемент И, элемент ИЛИ, первый и второй элементы задержки, вто147646!

Составитель В.Гусев

Редактор Ю,Середа Техред М.Дидык Корректор N.Еаксимишинец

Заказ 2157/49 Тираж 669 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 рая группа из п элементов И, а в первую группу из (п-1) элементов И введен п-й элемент И, причем первые входы элементов И первой группы сое5 динены соответственно с разрядными выходами реверсивного счетчика, вход переключения реверса которого соединен с первым управляюшим входом устройства, выходы элементов И первой 1ð группы соединены соответственно с информационными выходами устройства, информационные входы которого соединены соответственно с первыми входами элементов И второй группы, выходы которых соединены соответственно с установочными входами реверсивного счетчика, выход генератора тактовых импульсов соединен с первым входом элемента И, второй вход которого сое- gp динен с прямым выходом триггера, а вывыход элемента И соединен со счетными входами реверсивного счетчика и счетчика прямого счета, вход установки в "0" которого соединен с входами установки в "0 триггера, реверсивного счетчика и с выходом элемента ИЛИ, первый вход которого соединен с вторым управляющим входом устройства и с входом первого элемента задержки, выход которого соединен с входом установки в единицу триггера и с вторыми входами элементов И второй группы, выход переполнения счетчика прямого счета соединен с входом второго элемента задержки, выход которого соединен с вторым входом элемента

ИЛИ и с вторыми входами элементов И первой группы.

Устройство для изменения @ -разрядного двоичного числа Устройство для изменения @ -разрядного двоичного числа Устройство для изменения @ -разрядного двоичного числа 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении систем обработки цифровой информации

Изобретение относится к вычислительной технике и предназначено для применения в ЭВМ и в специализиг рованных вычислителях, например, для цифровой фильтрации

Изобретение относится к вычислительной технике и может быть использовано для построения сумматоров с последовательнь1М переносом

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ

Изобретение относится к области цифровой вычислительной техники и может быть использовано в процессо-

Изобретение относится к вычислительной технике и может быть Hct пользовано для построения быстродействующих арифметических устройств, работающих как в двоичной, так и в позиционно-остаточной системах счисления

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к области вычислительной техники и может быть использовано в высокопроизводительных устройствах для обработки множества чисел

Изобретение относится к области вычислительной техники и технической кибернетики и может быть использовано для построения различных вычислительных устройств, средств систем -классификации, распознавания образов и поиска информации

Изобретение относится к области вычислительной техники и может быть использовано при разработке устройств обработки цифровой информации, осуществляющих обработку массивов чисел

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх