Устройство моделирования функционирования цифровой радиоэлектронной аппаратуры

 

Изобретение относится к вычислительной технике и может быть использовано для моделирования схемотехнических решений цифровой РЭА, в том числе микропроцессорной, а также для проектирования заказных и полузаказных БИС и СБИС. Цель изобретения расширение функциональных возможностей устройства - достигается тем, что в устройство, содержащее блок памяти 1 и блок управления 11, дополнительно введены блоки памяти 2-5, пять мультиплексоров 6-10, операционный вычислительный блок 12, блок буферных элементов 13 и блок связи 14. 6 ил.

„.$0„„щшщ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

GD4 С06F7 00 г!

I !р

1 E- . ° !,

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ У СВИДЕТЕЛЬСТВУ (Риг S

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР (21) 4306402/24-24 (22) 24.07,86 (46) 15.08.89. Бюл. Р 30 (72) Ю.А.Овечкин, А.Д.Капралов, О.В.Ольшанский, В.N.Êîíoâàëoâ, Д.М.Заславский и Г.Г.Гришин (53) 681.325 (088 ° 8) (56) Заявка Великобритании У 1306702, кл. G 4 А, 1973.

Авторское свидетельство СССР

Р 4545ч7. кл. G 06 F 7/00, 1975. (54) УСТРОЙСТВО МОДЕЛИРОВАНИЯ ФУНКЦИОНИРОВАНИЯ ЦИФРОВОЙ РАДИОЭЛЕКТРОННОЙ АППАРАТУРЫ (РЭА) 2

157) Изобретение относится к вычислительной технике и может быть использовано для моделирования схемотехнических решений цифровой РЭА, в том числе микропроцессорной, а также для проектирования заказных и полузаказных БИС и СВИС. Цель изобретения — расширение функциональных возможностей устройства -достигается тем, что в устройство, содержащее блок памяти 1 и блок управления 11, дополнительно введены блоки памяти 2-5, пять мультиплексоров 6-10, операционный вычислительный блок 12, блок буферных зле. ! ментов 13 и блок связи 14. 6 ил.

150103

Изобретение относится к области вычислительной техники и может быть использовано для моделирования схемотехнических решений цифровой РЭА, в том числе микропроцессорной, а также для проектирования заказных и полузакаэных БИС, СБИС.

Цель изобретения — рагширение функциональных возможностей устройства 10 за счет возможности моделирования заказных и полузаказных БИС и повышение достоверности моделирования.

На фиг.1 представлена блок-схема устройства моделирования цифровой

РЭА; на фиг.2 — блок-схема блока управления; на фиг.3 — функциональная схема блока обмена; на фиг.4 — функциональная схема блока синхронизации; на фиг.5 — функциональная схема блока задания временной диаграммы; на фиг.б — блок-схема блока связи.

Устройство моделирования цифровой

РЭА (фиг.1) содержит с первого по пятый блоки памяти 1-5, с первого по пятый мультиплексоры 6-10, блок управления 11,операционный вычислительный блок 12, блок буферных 13 элементов, блок 14 связи.

Операционный вычислительный блок

12 представляет собои управляющую микроЭВМ, например "Электроника- 60".

На фиг.1 обозначены информационные шины и связи между блоками 15-27. 35

Блок 11 управления (фиг.2) предназначен для формирования сигналов управ,ления для аппаратуры. системы в соответствии с управляющими воздействиями из блока 12 либо из моделируемого устрой- 40 ства, а также для организации обмена информацией между блоком 12, блоками устройства моделирования цифровой РЭА и моделируемого устройства. Блок 11 управления состоит из блока 28 обме- 45 на,блока 29 синхрочастот, блока 30 г задания временной диаграммы. Позициями 31-45 обозначены связи между этими блоками.

Блок 28 обмена (фиг.3) предназначен для организации обмена информацией между блоком 12 и блоками 1-5 памяти, а также он определяет один из двух режимов работы блоков памяти: работа с блоком 12 или работа с моделируемым устройством, размещенным в блоке 14 связи.

Блок 28 обмена состоит из регистра

46 инструкций, буферного регистра 47, 1 Д дешифратора 48 инструкцией, счетчика

49 адреса буферных усилителей 50, элемента ИЛИ-НЕ 51 и элемента И 52.

Блок 29 синхрочастот (фиг,4) предназначен для формирования сигналов управления блоками 28 и 30, а также сигналов управления обменом с блоком 12.

Блок 29 синхрочастот состоит из треггера ПУСК 1 53, триггера 54 готов ности, триггера ПУСК 2 55, первого триггера 56 синхронизации, триггера

57, останова, второго триггера 58 синхронизации,дешифратора 59 управления,генератора 60 импульсов, счетчика 61 импульсов, триггера 62 длительности триггера 63 управления, I элементов И вЂ” НЕ 64,65, элемента

И 66.

Блок 30 задания временной диаграммы (фиг,5) предназначен для организации временной диаграммы, заданной для конкретного моделируемого устройства, размещенного в блоке 14 связи.

Блок 30 состоит иэ счетчика 67 импульсов, первого буферного регистра

68, мультиплексора 69, дешифратора

70 импульсов, второго буферного регистра 71, триггера 72 такта элемента И 73, мультиплексора 74 частоты рвгистра 75 управления, Блок 11 управления работает следующим образом. В результате начальной установки триггер ПУСК 1 53, триггер

ПУСК 2.55, первый триггер 56 синхронизации;триггер 57 останова,второй триггер 56 синхронизации, триггер

57, останова второй триггер 58, син1 хронизации,счетчик 61 импульсов,триггер 63 управления, устанавливаются в состояние "О", триггер 54 готовности, триггер 62 длительности устанавлива- ются в состояние "1".

С целью упрощения функциональной схемы цепи начальной установки условно не показаны.

В результате начальной установки отсутствуют передача синхрочастоты из генератора 60 импульсов по шине

37 на мультиплексор 74 частоты. Таким образом управляющие сигналы, поступающие по шине 39 и магистрали 40, через магистраль 21 управления в блок 14 связи, не формируются °

По положительному фронту сигнала, поступающего по шине 43 через магистраль 17 управлени- . блока 12,.

1501031

Регистр 46 инструкции по шине 27. управляет работой буферных .åìåíòoâ

13.Кроме того, регистр 46 инструкций устанавливает управляющие сигналы на блоки 1, 3,4,5 памяти и распределяет между ними через дешифратор 48 инструкций по магистрали 19 управления °

При поступлении по шине 42, подключенной к магистрали 21 управления

"0", на вход триггера 57 останова запрещается передача синхрачастоты из генератора 60 импульсов через элемент

И на шину 37 и далее на мультиплексор 74 частоты, что приводит к останову временной диаграммы, формируемой блоком 30. Одновременно с инверсного выхода триггера 57 останова по шине 45 формируется управляющий сигнал, предназначенный для блока 12.

Запуск блока временной диаграммы осуществляется сигналом, поступающим по шине 31 на вход триггера ПУСК 1 из дешифратора 48 инструкций. По управляющему сигналу, поступающему из дешифратора 48 инструкций по шине 35, информация магистрали 18 записывается в регистр 75 управления. Содержимое регистра 75 управления управляет работой мультиплексора 74 частоты, а также задает длительность и форму управляющего сигнала, поступающего по шине 39 через магистраль 21 управления в блок

14 связи,. и определяет число активных управляющих сигналов, поступающих по магистрали 40 через магистраль

21 управления в блок 14 связи.

Сигнал, поступают;ий по шике 36, подключенный к выходу дешифратора инструкций, производит предварительную загрузку счетчика импульсов информацией из регистра 75 управления.

На мультиплексор частоты 74 кроме синхрочастоты генератора 60 импульсов, поступающей по шине 37 из блока

29 синхрочастот, по шине 38 может поступить синхрочастота иэ блока 14 связи.

Блок 14 связи предназначен для установки элементов моделирования, à ганизации электрических связей межпу ними в соответствии с принципиальной схемой моделируемого устройства, а также для подключения моделируемого устройства к блокам устройства моделирования цифровой РЭА.

Блок 14 связи состоит из группы коммутационных элементов 76, группы гнездовых разъемов 77 связи, а также триггер ПУСК 1 53 устанавливается в состояние "1", что приводит к появлению на шинах 32-34 управляющих сигналов. Одновременно происходит снятие сигнала готовности, поступающего по шине 44 через магистраль 17 управления, Информация, поступающая из блока

12 по информационной магистрали 15, записывается отрицательным фронтом сигнала по шине 32 в регистр 46 инструкций.

1(икл обмена между блоком 12 и блоком 11 управления завершается переключением в исходное состояние триггера ПУСК 1 53, триггера 54 готовности, триггера 63 управления.

Управляющий сигнал, поступающий из регистра 46 инструкций по шине 26 20 на мультиплексоры 6-10,определяет режим работы блоков 1, 2,4,5 памяти - с блоком 12 или с моделируемым устройством, размещенным в блоке 14 связи.

В режиме работы блок 12 — блоки 1-5 25 памяти обмен информацией между ними осуществляется через блок 11 управления °

Содержимое регистра 46 инструкций определяет направление обмена между 30 блоком 12 и блоками 1-5 памяти. Запись информации осуществляется по магистрали 15 через буферные усилители 50, имеющие выходы с тремя состояниями на информационную магистраль 18 ° При чтении информации, поступающей по магистрали 18, выходы буферных усилителей отключены в третье состояние сигналом из регистра

46 инструкций. Информация записывает- 40 ся в буферной регистр 47 по переднему фронту сигнала, поступающего из дешифратора 59 управления по шине 34.

В блок 12 информация считывается из буферного регистра 47 по магистрали 45

16.

Информация, поступающая по магистрали 18, может быть записана в счетчик адреса блока 2 памяти по низкому уровню сигнала, поступающего из дешифратора 48 и нструкций. Кроме того„ состояние счетчика 49 адреса блока 2 намяти может инкрементироваться сигналом, поступающим по.шине 41, через магистраль 21 иэ блока связи 14.

Сигналы, поступающие по магистрали

20 иэ регистра 46 инструкций и счетчика адреса блока 2 памяти, образуют, управление блоком 2 памяти.

1501031 перенастраиваемого двунаправленного коммутатора 78, группы гнездовых разьемов 79 связи.

Коммутационные элементы 76 предназ- 5 начейы для установки в них элементов моделирования, которыми могут являться как стандартные интегральные микросхемы так и многофункциональные модули, Каждый вывод коммутационных эле- 1ð ментов 76 электрически связан с соответствующими контактами соответствующего гнездового разъема 79 связи, Связь блока 14 связи с остальными блоками устройства моделирования цифровой РЭА, а также с внешними устройствами осуществляется через группу гнездовых разъемов 77, соответствующие контакты которых электрически связаны с магистралями системы моделиро- 20 вания цифровой РЭА и с внешними устройствами (Аиг.1).

Перенастраеваемый двунаправленный коммутатор 78 осуществляет передачу сигналов между группами разъемов

77 и 79 связи в соответствии с принципиальной схемой моделируемого устройства. Перенастраиваемый двунаправленный коммутатор может быть выполнен в виде набора проводников с однополюсными вилками.

Процесс моделирования в устройстве моделирования цифровой РЭА происходит следующим образом. В коммута- 35 ционные элементы 76 устанавливаются элементы моделирования данного цифрового устройства. Связи между элементами моделирования осуществляются посредством коммутатора 78 в соответ- 40 ствии с электрической принципиальной схемой моделируемого устройства.

Внешние сигналы моделируемого устройства через двунаправленный перенастраиваемый коммутатор и группу разъе-45 мов 77 связи могут быть подключены к магистрали устройства моделирования циАровой РЭА.

В устройстве моделирования цифровой РЭА блоки памяти могут выполнять роль эммулирующих ЗУ. Например, блок

1 памяти — ЗУ микрокоманд (ЗУМК); блок 2 памяти — трассирующее 3У (ТЗУ); блок 3 памяти — ЗУ данных (ЗУД); блок 4 памяти — ЗУ команд (ЗУК); блок 5 памяти — ЗУ переадресации (ЗУП).

Устройство моделирования цифровой

РЭА работает следующим образом.

Угравляющие сигналы на блоки 1, 3, 4,5, памяти могут поступать как из лока 11 управления, так и из моделируемого устройства, расположенного в блоке 14 связи. Выбор источников сигналов управления осуществляется мультиплексорами 6,8,9,10 сигналом., поступающим по шине 26.

ИнАормация в блоки 1,4,5 памяти поступает по инАормационной магистрали 18. Информация с выходов этих блоков через инАормационную магистраль 23 поступает в блок 14 связи и далее на моделируемое устройство.

Контрольные точки моделируемого устройства могут быть выведены на информационную магистраль 23 и по управляющим сигналам, поступившим по ма- гистрали 20, записаны в блок 2 памяти. Из блока 2 памяти эта информация через инАормационную магистраль

18„ блок 11 управления, информационную магистраль 16 считана в блок 12.

Информация для блока 3 памяти через мультиплексор 7 может поступать из двух источников: из блока управления по инАормационной магистрали 18, а также из моделируемого устройства, расположенного в блоке

i 4 связи, по информационной магистрали 23. ИнАормацией, поступающей из моделируемого устройства, могут быть промежуточные результаты вычислений, производимых над данными, Управление мультиплексором 7 осуществляется по шине 26, Содержимое блока 3 памяти может быть прочитано в блок 12 через буАерный элемент 13, информационную магистраль 18, блок 11 управления и инАормационную магистраль 16.

Синхронизация работы моделируемого устройства и блока управления осуществляется по магистрали 21 управления.

Обмен инАормацией между блоком

12 и блоком 11 управления осуществляется по инАормационным магистралям 15 и 16 и магистрали 17 управления.

Устройство моделирования цифровой РЭА может быть связано с внешними вычислительными устройствами через информационную магистраль 24 и магистраль 25 управления. Через информационную магистраль 24 внешнее вычислительное устройство может быть подключено к любой точке моде1501031

10 лируемого устройства, а также к любой магистрали, соединенной с блоком 14 связи.

Необходимая синхронизация рабо5 ты внешнего вычислительного устрой ства с работой устройства моделирования цифровой РЭА и моделируемого устройства осуществляется по магистрали 25 управления, 10

Использование устройства моделирования цифровой Р3А обеспечивает моделирование логических и арифметических операций и устройств, построенных на современной элементной базе, в том 15 числе микропроцессорной, имеющей двунаправленные магистрали и внутренние

ЗУ различных типов. Кроме того, наличие взаимной синхронизации источников информации позволяет проводить 20 совместное моделирование вновь реализуемых и ранее созданных устройств.

Формула изобретения

Устройство моделирования функционирования цифровой радиоэлектронной аппаратуры, содержащее блок управления и первый блок памяти, информационный вход которого соединен с информа- 30 ционным входом-выходом блока управления, о т л и ч а ю щ е е с я тем, что с целью расширения функциональных возможностей эа счет возможности моделирования заказных и полузакаэ- 35 ных БИС и повьппения достоверности моделирования, устройство содержит со второго по пятый блоки памяти, с первого по пятый мультиплексоры, операционный вычислительный блок, блок 40 буферных элементов и блок связи инР формационные выходы которого соединены с первыми информационными входами первого, третьего, четвертого и пятого мультиплексоров, ин- 45 формационные выходы которых соединены с управляющими входами соответствующих блоков памяти, первый управляющий выход блока управления соединен с управляющими входами с первого по пятый мультиплексоров, информационные входы-выходы блока управления соединены с первыми информационными входами второго мультиплексора, информационными входами четвертого и пятого блоков памяти и информационными выходами второго блока памяти и блока буферных элементов, управляющий вход которого соединен с вторым управляющим выходом блока управления, первая группа управляющих выходов блока управления соединена со вторыми информационными входами первого и с третьего по пятый мультиплексоров, вторая группа управляющих выходов блока управления соединена с управляющимивходами второго блока памяти,информационные входы -выходы блока связи соединены с информационными выходами первого и с третьего по пятый блоков памяти информационными входами второго блока памяти и информационным входом блока буферных элементов и BTopblM информационным входом второго мультиплексора,: информационный выход которого соединен с информационным входом третьего блока памяти, управляющие входывыходы блока управления соединены с управляющими входами-выходами блока вязи, входы-выходы синхронизации и обмена информацией с внешними устройствами блока связи являются соответствующими входами-вь содами устройства, информационные выходы, информационные входы и входы-выходы синхронизации операционного вычислительного блока соединены соответственно с информационными входами, выходами и входами- выходами синхронизации блока управления.

l 501031

1 50I 03!

Составитель О. Гречухина

Корректор Т.Палий

Редактор О.Спесивых

Техред Л, Олийнык

Заказ 4868/44 тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Paymraas наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, !01