Одноразрядный к- значный сумматор

Авторы патента:

G06F7/50 - для сложения; для вычитания (G06F 7/49,G06F 7/544- G06F 7/556 имеют преимущество)

Изобретение относится к области вычислительной техники и может быть использовано в качестве базового узла больших интегральных схем, выполняемых на И<SP POS="POST">2</SP>Л технологии. Целью изобретения является расширение области применения сумматора за счет представления результата по модулю, значение которого меньше значения максимально возможной суммы входных сигналов. Одноразрядный K-значный сумматор содержит входы 1, объединенные по схеме токового суммирования, первый 2 и второй 3 токовые отражатели, первый пороговый детектор 4, третий токовый отражатель 5, второй пороговый детектор 6, четвертый 7 и пятый 8 токовые отражатели, третий пороговый детектор 9, шестой 10 и седьмой 11 токовые отражатели, четвертый 12 и пятый 13 пороговые детекторы, контрольные точки 14...40, выход 41 суммы и выход 42 переноса, соединенные между собой функционально. 1 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 Р 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д BTOPCHOMV СВИДЕТЕЛЬСТВУ

2 применения сумматора за счет представления результата по модулю, значение которого меньше значения максимально возможной суммы входных сигналов. Одноразрядный К-значный сумматор содержит входы 1, объединенные по схеме токового суммирования, первый 2 и второй 3 токовые отражатели, первый пороговый детектор 4, третий токовый отражетель 5, второй пороговый детектор 6, четвертый 7 и пятый

8 токовые отражатели, третий пороговый детектор 9, шестой 10 и седьмой

11 токовые отражатели, четвертый 12 и пятый 13 пороговые детекторы, контрольные точки 14...40, выход 41 суммы и выход 42 переноса, соединенные ф между собой функционально. 1 ил.

1 табл. ф/

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4343638/24-24 (22) 14.12.87 (46) 07.08.89. Бюл. У 29 (71) Ленинградский институт инжене poв железнодорожного транспорта им.акад.В.Н.Образцова .(72) В.А.Журкин (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

У 1275430, кл. G 06 F 7/50, 1985.

Авторское свидетельство СССР

И 1312566, кл. С 06 F 7/50, 1985. (54) ОДНОРАЗРЯДНЫЙ -3HAHblA СУММАТОР (57) Изобретение относится к области вычислительной техники и может быть использовано в качестве базового узла больших интегральных схем, выполняемых на И Л технологии. Целью изобретения является расширение области

SU, 1499336 А 1

С:

Фь е© с©

С5

3 149933

Изобретение относится к области вычислительной техники и может быть использовано в качестве базового узла больших интегральных схем, выполняемых по И Л технологии.

Цель изобретения вЂ” расширение области применения за счет представления результата по модулю, значение которого меньше значения максимально 1О возможной суммы входных сигналов.

На чертеже приведена функциональная схема реализации сумматора с К=4 и модулем q представления результата, равного семи. 15

Сумматор содержит входы 1, объединенные по схеме токового суммирования, первый и второй токовые отражатели 2 и 3 с весами инжекторов,равными 3 q первый пороговый детектор 20

4 с весом инжектора, равным 2 q + К, третий токовый отражатель 5 с весом инжектора, равным q второй порого вый детектор 6 с весом инжектора,равным q вЂ” 0,5, четвертый и пятый токовые отражатели 7 и 8 с весами инжекторов, равными q, третий пороговый детектор 9 с весом инжектора, равным

2 q вЂ” 0,5, шестой и седьмой токовые отражатели 10 и 11 с весами инжекторов, равными q, четвертый пороговый детектор 12 с весом инжектора, равным 3 q, пятый пороговый детектор 13 с весом инжектора, равным 3 q контрольные точки 14 вЂ” 40, К-значный выход 41 суммы и К-значиый выход 42 переноса, соединенные между собой функционально.

Пороговые детекторы и токовые отражатели выполнены на и-р-и-транзис- 40 торах с инжекционным питанием в цепь базы. Эмиттеры всех транзисторов соединены с шиной нулевого потенциала.

Сумматор для К=4 и q =7 работает следующим образом. 45

На входах 1 аргументы принимают все возможные значения из множества

Е = (0» 2,3 } » следовательно, после токового суммирования могут образовывать вектор (0 1 2 3 4 5 6 7 8 9 5О

10 11 12 13 14 15 16 17 18 19 20 21).

Тогда работа сумматора может быть

1 представлена с помощью таблицы.

Формула изобретения

Одноразрядный К-значный сумматор, содержащий три токовых отражателя и первый пороговый детектор, причем вход первого порогового детектора соединен с первой группой входов сумматора, объединенных по схеме токового суммирования, выход первого порогововЂ” го детектора соединен с входом первого токового отражателя, выход которого соединен с выходом переноса сумматора, вход второго токового отражателя соединен с второй группой входов сумматора, объединенных по схеме токового суммирования, выход второго токового отражателя соединен с входом третьего токового отражателя, выход которого соединен с выходом суммы сумматора, отличающийся тем, что, с целью расширения области применения эа счет представления результата по модулю, значение которого меньше значения максимально возможной суммы входных сигналов, в него введены второй, третий, четвертый и пятый пороговые детекторы и четвертый, пятый, шестой и седьмой токовые отражатели, причем вход второго порогового детектора соединен с третьей группой входов сумматора, объединенных по схеме токового суммирования, выход второго порогового детектора соединен с входом четвертого токового отражателя, первый выход которого соединен с входом пятого токового. отражателя, а второй выход четвертого токового отражателя вЂ” с

К выходами первого токового отражателя (где К вЂ” значность функционирования схемы), вход третьего порогового детектора соединен с четвертой группой входов сумматора, объединенных по схеме токового суммирования, выход третьего порогового детектора соединен с входом шестого токового отражателя, первый выход которого соединен с входом седьмого токового отражателя, а второй выход шестого токового отражателя соединен с К выходами первого токового отражателя, вход четвертого порогового детектора соединен с пятой группой входов сумматора, объединенных по схеме токового суммирования, выход четвертого порогового детектора соединен с входом пятого порогового детектора, первый выход которого соединен с К выходами первого токового отражателя, второй выход пятого порогового детектора соединен через схему токового суммирования с входом первого токового отражателя, выходы пятого

5 1499336

6 и седьмого токовых отражателей сое- вого отражателя соединены через схединены через схему токового суммиро- му токового суммирования с входом вания с входом первого порогового третьего токового отражателя. детектора, а К выходов первого токоТочк а контроля

Значение вектора сигнала в точке

Составитель В.Гусев

Редактор Л.Гратилло Техред А.Кравчук Корректор М.Максимишинец

Заказ 4694/47 Тираж 668 Подписное

ВНИИНИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 о

1 0 1

14 21 20

15 21 20

l6 0 1

17 4 3

l8 1

19 0 0

20 7 6

2l 7 7

22 0 0

23 О 0

24 7 7

25 14 13

26 7 7

27 0 О

28 0 0

29 7 7

30 14 14

31 21 20

32 1 1

33 0 0

34 7 7

35 7 7

36 0 0

37 О 0

38 0 0

39 0 0

40 0 0

41 О, I

42 О 0

2 3 4

19 18 17

2 3 0

2 0

1 I 0

0 0 1

5 4 3

7 7 7

О 0 0

0 0 0

7 7 7

12 li 10

7 7 7

0 0 0

О О 0

7 7 7

14 14 14

19 18 17

1 1 I

О 0 0

7 7 .7

7 7 7

О 0 0

0 0 0

0 0 О

0 0 4

О 0 4

2 3 0

0 О 1

5 6 7 8

16 15 14 13

1 2 0 1

0 0 4 3

0 0 1 1

1 1 0 0

2 1 0 0

7 7 0 0

0 0 7 7

7 7 0 0

9 8 7 6

7 7 7 7

0 0 0 . 0

0 О 0 0

7 7 7 7

l4 l4 7 7

16 15 14 13

1 1 I 1

0 О 0 0

7 7 0 О

7 7 7 7

0 0 7 7

0 0 0 О

О 0 О 0

4 4 0 0

4 4 7 7

1 2 О 1

1 1 О О

9 10

12 11

l2 11

2 3

2 1 ! 1

О 0

0 0

7 7

0 0

5 4

7 7

0 0

7 7

12 11

1 1

0 0

7 7

0 0

О О

7 7

2 3

0 0

11 12

l0 9

lO 9

0 1

0 0

1 1

0 0

7 7

0 0

3 2

7 7

0 О

0 0

7 7

10 9

1 1

0 0

0 О

7 7

0 0

О 0

4 4

11 !1

0 1

I 1

13 !4

8 7

2 0

0 4

0 1

1 0

0 0

0 О

7 7

О 0

1 0

7 О

0 7

7 0

8 7

1 1

0 О

7 0

7 7

0 7

0 0 .4 0

l l 14

2 0

1 0

15 16 17 18 1

6 5 4 3

2 3 0

3 2 1 0

1 l 1 0

0 0 0 1

0 0 0 0

7 7 7 7

О 0 О 0

0 0 О 0

О 0 0 0

7 7 7 7

7.7 7 7

О 0 О 0

О 0 0 0

6 5 4 3

I 1 I 1

0 0 0 0

7 7 7 7

О 0 0 0

0 0 0 4

14 14 14 18. 1

I 2 3 0

О 0 0 1

9 20 21

2 1 0

2 0

I 2 0

0 0 0

1 I 1

0 0 0

7 7 7

0 0 0

0 0 O

7 7 7

0 0 0

О О 0

2 1 0

1 1 0

0 0 ы

0 О 0

0 б 0

7 7 7

0 0 *

4 4 0

8 18 ь|

l 2 0 !»

1 1 0 P

Похожие патенты:

Накапливающий сумматор // 1499335

Изобретение относится к вычислительной технике, а также может быть использовано в генераторах и цифровых синтезаторах частот (,в частности, в дробных синтезаторах частот)

Суммирующее устройство // 1495784

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Устройство для деления // 1483455

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении операционных блоков цифровых устройств

Устройство для сложения и вычитания чисел с плавающей точкой // 1481743

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах быстродействующих ЭВМ

Четырехвходовый одноразрядный сумматор // 1479928

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих арифметических устройств

Устройство для сложения полей // 1479927

Изобретение относится к области вычислительной техники и может быть использовано при реализации в многопроцессорных системах операции сложения данных с произвольным форматом путем объединения арифметико-логических блоков различных процессоров без организации последовательности переноса

Устройство для изменения @ -разрядного двоичного числа // 1476461

Изобретение относится к вычислительной технике ,в частности, к устройствам увеличения или уменьшения двоичных чисел

Последовательный сумматор // 1472900

Изобретение относится к вычислительной технике и может быть использовано при построении систем обработки цифровой информации

Устройство для сложения чисел // 1469503

Изобретение относится к вычислительной технике и предназначено для применения в ЭВМ и в специализиг рованных вычислителях, например, для цифровой фильтрации

Одноразрядный комбинационный двоичный сумматор // 1467553

Изобретение относится к вычислительной технике и может быть использовано для построения сумматоров с последовательнь1М переносом

Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Сумматор кодов "1 из n" // 2129730

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Нейропроцессор, устройство для вычисления функций насыщения, вычислительное устройство и сумматор // 2131145

Вычислительное устройство // 2132083

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Способ полного сложения - вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2132566

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Способ суммирования чисел // 2145113

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Схема ускоренного переноса (варианты) // 2149443

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Одноразрядный сумматор на моп транзисторах // 2152641

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Схема ускоренного переноса (варианты) // 2155371

Реконфигурируемый асинхронный сумматор-умножитель // 2159464

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда