Устройство для вычисления функции х= @ а @ +в @

 

Изобретение относится к вычислительной технике и может применяться в цифровых вычислительный машинах и специализированных вычислительных устройствах. Цель изобретения - повышение быстродействия и упрощение устройства. Поставленная цель достигается тем, что в устройство, содержащее схему сравнения 1, два коммутатора 2, 3, два сумматора 4, 5, введены третий сумматор 6 и элемент НЕ 7. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

9яи (51> 4 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

Я ВЫЧИСЛЕНИЯ ФУНК(54) УС

ЦИИ Х =

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4375964/24-24 (22) 08. 02. 88 (46) 15.08.89. Бюл. Р 30 (72) Б.И.Соловьев и E.Ï.Ñòàðøèíèí (53) 68 1.325 (088.8) (56) Авторское свидетельство СССР

Р 642704, кл. G 06 F 7/38, 1976.

Авторское свидетельство СССР

У 964634, кл. С 06 F 7/552, 1981.

2 (57) Изобретение относится к вычислительной технике и может применяться в цифровых вычислительных машинах и специализированных вычислительных устройствах. Цель изобретения — повышение быстродействия и упрощение устройства. Поставленная цель достигается тем, что в устройство, содержа" щее схему сравнения 1, два коммутатора 2, 3, два сумматора 4, 5, введены третий сумматор 6 и элемент

НЕ 7. 1 ил, 1052 4 на элементе flE 7 и соединения входа переноса сумматора 6 с шиной "1".

На выходе сумматора 5 образуется

3 150

Изобретение относится к вычислительной технике и может быть применено в цифровых вычислительных машинах и специализированных вычислительных устройствах.

Цель изобретения — повышение быстродействия при одновременном упрощении устройства.

Устройство раелизует приближенный алгоритм в соответствии с выражениями:

i0 !

20

Формула изобретения

1А т Ю 0,960А + 0,9980, при А т 0;

A + В = 0,960B. + 0,398А, при В А, Погрешность приближенного алгоритма равна 47.

На чертеже представлена функциональная схема устройства.

Устройство содержит схему 1 сравнения, первый 2 и второй 3 коммутаторы, первый 4, второй 5 и третий 6 сумматоры и элемент НЕ 7. а b b b значение Х = а — — + — + — +—

32 4 8 64 с точностью до пятого знака, которое определяется приближенным алгоритмом вычисления. Вычисления ведутся в реальном масштабе времени с точностью не ниже, чем у известного устройства.

Благодаря введению новых элементов и связей между ними увеличивается быстродействие вычислений. Применение устройства не требует учета масштабного коэффициента 1,04, что дает возможность использовать устройство в системах, где не предусмотрены операции с числами, большими единицы, например, в цифровых фильтрах, ведущих обработку информации в реальном масштабе времени. а b Ь 45

+ — +-+--приàhЬ, 32 4 8 64

На выходе сумматора 4 образуется

b Ъ b

4 8 64

4; 8 и 64 осуществляется смещением разрядов на входах сумматора 4. Зна50 а чение (а — — ) образуется на выходе

32

55 сумматора 6. Деление на 32 осуществляется смещением разрядов на входе сумматора 6. Знак перед а/32 (минус) образуется за счет инверсии числа а

Устройство работает следующим образом:

При подаче операндов А и В на входы ,схемы 1 сравнения и входы коммутаторов 2 и 3, на выходе коммутатора 2 образуется большее из двух входных чисел, на выходе коммутатора 3— меньшее из двух входных чисел. Обозначим их соответственно а и Ь, а) Ь.

Преобразованные коэффициенты из деся35 тичного кода в двоичный записываются: 0,960 -0.1111011; 0,398

-0.0110011 в двоичном коде. Погрешность эа счет алгоритма, равная 4_#_, 40 определяется точностью пятого знака.

С учетом того, что аппаратурная погрешность много меньше погрешности алгоРитма, можно аапиоаты аг

Уст ойство для вычисления функции

Х = А + В, содержащее первый и второй сумматоры, схему сравнения и первый и второй коммутаторы, причем выход схемы сравнения соединен с управляющими входами первого и второго коммутаторов, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия при одновременном упрощении устройства, в него введены третий сумматор и элемент HE9причем первый и второй входы схемы сравнения соединены с первым и вторым информа,ционными входами первого коммутатора и вторым и первым информационными: входами второго коммутатора соответ.ственно и.являются соответственно первым и вторым информационными входами устройства, выход первого коммутатора соединен с первым входом третьего сумматора и с входом элемента НЕ, выход которого соединен с вто,рым входом третьего сумматора, выход которого подключен к первому входу второго сумматора, выход которого является выходом устройства, а второй вход соединен с выходом первого сумматора,первый, второй и третий входы которого подключены к выходу второго коммутатора, входы переносов первого и второго сумматоров подключены к входу логического нуля, а третьего сумматора — к входу логической единицы устройства.