Матричное устройство для возведения в квадрат
Изобретение относится к вычислительной технике и позволяет возводить N - разрядное число в квадрат с контролем при меньших затратах оборудования. Устройство содержит элементы И 1 ячеек матрицы, вычисляющие всевозможные конъюнкции разрядов аргумента, сумматоры 2 ячеек матрицы, определяющие взвешенную сумму полученных конъюнкций и разрядов аргументов, и таким образом вычисляется результат, блок свертки 3, формирующий остаток по модулю три 2 (N - 1) старших разрядов результата, сумматоры по модулю два 4 и 5 сравнивают 1 и 2-й разряды вычисляемого остатка, 1-й разряд результата и 1-й разряд остатка, два элемента НЕ 6 и И 7, выявляющие остаток 2 от деления результата на три, что является признаком неправильного вычисления квадрата числа. Свертывая по модулю только 2 (N-1) старших разрядов результата, можно снизить затраты оборудования. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
g, y ° гц 1;.:;
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ
1 2
1 2
1 2
2р
1!р !
Ор
9р
Вр
7р
fp
5р (1р
Зр
2р
1р! 2
1р
Jbe." 0"
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
1 (21) 4400509/24-24 (22) 31. 03. 88 (46) 23 ° 09.89. Бюл. 1г 35 (71) Одесский политехнический институт (72) А.В.Дрозд, E ° Л;Полин, В.Н.Огинский, В.Н.Титаренко и А. В. Лаздин (53) 681.325(088.8) (56) Авторское свидетельство CCCP и 842804, кл. G 06 F 7/552, 1979.
Авторское свидетельство СССР
N 1439583, кл. С 06 F 7/552, 1985. (54) МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ (57) Изобретение относится к вычис-лительной технике и позволяет возводить и-разрядное число в квадрат с контролем при меньших затратах оборудования. Устройство содержит эле„„SU„„1509881 А1 (51) 4 с 06 Р 7/552
2 менты И 1 ячеек матрицы, вычисляющие всевозможные конъюнкции разрядов аргумента, сумматоры 2 ячеек матрицы, определяющие взвешенную сумму полученных конъюнкций и разрядов аргументов, и таким образом вычисляется результат, блок свертки 3, формирующий остаток по модулю три 2 (n-1) старших разрядов результата, сумматоры по модулю два 4 и 5 сравнивают 1- и 2-й разряды вычисляемого остатка, 1-й разряд результата и 1-й разряд остатка, два элемента НЕ 6 и И 7, выявляющие остаток 2 от деления результата на три, что является признаком непра" вильного вычисления квадрата числа.
Свертывая по модулю только 2 (n-1) старших разрядов результата, можно снизить затраты оборудования. 1 ил.
150988
Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях.
Цель изобретения - сокращение аппаратурных затрат, На чертеже приведена структурная схема устройства для случая п = 6, Устройство представляет собой мат- 10 рицу ячеек из трех столбцов и пяти строк, причем каждая ячейка содержит элемент И 1, сумматор 2, блок 3 свертки по модулю три, сумматоры 4 и 5 по модулю два, элемент HE 6 и элемент
И 7 °
Устройство работает следующим образом.
Операнд поступает на входы разрядов операндов. При этом первый разряд 20 операнда подается на первый выход устройства, второй выход которого постоянно принимает значение логического "0". Кроме того, первый разряд 1р подается на первые входы элементов
И 1 первого столбца, на вторые входы которых поступают соответственно последующие разряды операнда 2р, Зр, 4р, 5р, бр. На выходах элементов И 1 первого столбца образуются конъюнкции 30
1р 2р, 1р Зр, 1р 4р, 1р *5р, 1р.бр, которые поступают на вторые входы соответствующих сумматоров 2 первого столбца. Через первые входы и выходы, этих сумматоров 2, как и сумматоров
2 последующих столбцов, распространяется сигнал переноса (кроме первого входа первого сумматора 2, который, как и в: последующих столбцах, занулен, а также, кроме первого выхода 40 последнего пятого сумматора 2, с выхода которого, как и во втором столбце, сигнал переноса, поступает на третий вход четвертого сумматора 2 следующего столбца). Третьи входы чет- 45 ных сумматоров первого столбца занулены, а на третьи входы первого, третьего и пятого сумматоров 2 первого столбца поступают разряды операнда, соответственно 2р Зр, 4р. При этом определяются третий и четвертый разряды результата, поступающие с вторых выходов первого и второго сумматоров
2 первого столбца на третий и четвертый выходы устройства. Сигналы суммы с вторых выходов третьего, четвертого и пятого сумматоров 2 первого столбца поступают, как и сигналы суммы с соответствующих сумматоров 2
1 4 второго столбца, на третьи входы соответственно первого, второго и третьего сумматоров следующего столбца.
Элементы И 1 второго столбца вычисляют в соответствии с заведенными на их входы разрядами операнда конъюкции
2р 3р, 2р 4р, 2р 5р, 2р бр, 4р 5р, которые поступают на вторые входы сумматоров 2 второго столбца. На третий вход пятого сумматора 2 второго столбца поступает разряд операнда 5р.
При этом определяются пятый и шестой разряды результата, поступающие с вторых выходов пятого и второго сумматоров 2 второго столбца на пятый и шестой выходы устройства. Элементы
И 1 третьего столбца определяются в соответствии с заведенными на их входы разрядами операнда конъюнкции
Зр 4р, Зр 5р, Зр-бр, 4р-бр, 5р бр, которые поступают на вторые входы соответствующих сумматоров 2 третьего столбца. На третий вход пятого сумматора 2 третьего столбца поступает разряд операнда бр. При этом определяются последующие разряды результата, поступающие с вторых выходов сумматоров 2 третьего столбца и первого выхода пятого сумматора 2 третьего столбца соответственно на выходы устройства с седьмого по двенадцатый.
Кроме того, десять старших разрядов результата поступают соответственно на входы блока 3 свертки по модулю три. При этом блок 3 определяет остаток от деления результата на три.
Код остатка поступает на входы первого сумматора 4 по модулю два, а также на входы сумматора 5 по модулю два. Сумматор 5 принимает единичное значение при нечетном количестве единиц в коде остатка. Зто значение инвертируется элементом HE 6 и устанавливает выход элемента И 7 в нулевое значение по первому входу. По второму входу элемент И 7 устанавливается в нуль при нулевом коде остатка, выявляемым сумматором 4, Таким образом, все коды остатка, имеющие четное количество единиц, отличное от нуля, устанавливают выход элемента И 7, являющийся контрольным выходом устройства, в единичное зн ачение.
Правильно вычисленный результат возведения операнда в квадрат не может иметь кода остатка с четным количеством единиц, отличным от нуля, по.
9881 б
Формула изобретения
Составитель А.Дрозд
Техред А,Кравчук
Редактор О.Головач
Корректор М.Васильева
Ю
Заказ 5813/46 Тираж б68
Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при KHT СССР
113035, Москва, 3-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина,101
5 150 этому при правильной работе ;-стройства его контрольный выход принимает нулевое значение, а возникновение единичного значения на контрольном выходе устройства указывает на его неправильное функционирование.
Матричное устройство для возведения в квадрат, содержащее блок свертки по модулю три, элементы HF. и И и матрицу ячеек из n/2 столбцов и и-1 строк (где n - четное число, разрядность операнда), причем каждая ячейка содержит сумматора и элемент И, первый выход сумматора i-й строки каждого столбца (i = 1,п-2) соединен с первым входом сумматора (i+1)-й строки того же столбца, выход элемента И каждой ячейки соединен с вторым sxoдом сумматора этой же ячейки, первый выход сумматора (n-1)-й строки j -го столбца (j = 1, и/2-1) соединен с третьим входом сумматора (n-2)-й строки (j+1)-го столбца, второй выход сумматора i-й строки j -го столбца (i = 3, и-1) соединен с третьим входом сумматора (i-2)-й строки (j+1)-ro столбца, первые входы элементов И первых (и-j)-ых строк j--го столца (j = 1, n/2) обьединены между собой и подключены к входу j ãî разряда операнда, второй вход элемента И i-й .строки j"го столбца (i = 1, n/j) соединен с входом (j+i)-го разряда операнда, первые входы элементов И последних (j -1)-х строк j --го столбца, для j > 1, обьединены между собой и подключены к входу (n/2+j-)-го разряда операнда, второй вход элемента И
i-й строки (i = и-j+1, и-1) j -го столбца (j 1) соединен с входом (j+i-n/2)-го разряда операнда, третий вход сумматора (2j -1) -й строки первого столбца подключен к входу (j+1)-го разряда операнда, а третьи входы сумматоров четных строк первого столбца и первые входы сумматоров первой строки всех столбцов подключены к входу логического нуля устройства, третий вход сумматора (n-1)-й строки j -ro (j ) 1) столбца соединен с входом (j+n/2)-го разряда операнда, первый и второй выходы устройства соединены соответственно с входом первого разряда операнда и входом логического нуля устройства, вторые входы сумматоров первой и второй строк j -го столбца подключены к (2j+1)-му и (2j+2)-му входам устройства соответственно, второй выход сумматора i-й строки и/2-го столбца соединен с (i+n)-м выходом устройства, 2п-й выход которого соединен с первым выходом сумматора (и-1)-й строки n/2-го столбца, 2п-2 старших выхода устройства соединены соответственно с входами блока свертки по модулю три, выход элемента НЕ соединен с первым входом элемента И, выход которого является контрольным выходом устройства, о т л и ч а ю щ е ес я тем, что, с целью сокращения аппаратурных затрат, оно содержит первый и второй сумматоры по модулю два, причем первый и второй выходы блока свертки по модулю три соединены соответственно с первым и вторым входами первого сумматора по модулю два, выход которого соединен с вторым входом элемента И, первый выход устройства и первый выход блока свертки по модулю три соединены соответственно с первым и вторым входами второго сумматора по модулю два, выход которого соединен с входом элемента НЕ.
