Устройство для извлечения квадратного корня

 

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых и вычислительных машин. Целью изобретения является повышение достоверности результата вычислений. Эта цель достигается тем, что в устройство, содержащее два регистра 1, 2, сумматор 4, группу элементов И-ИЛИ 9, элемент НЕ 3, введены блоки вычисления вычета 13-15, элементы ИЛИ 10, 11. 3 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (19) (И) (51) 4 С 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4311894/24-24 (22) 30.08.87 (46) 15.08,89, Бюл. № 30 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В.Е.Золотовский и Р.В.Коробков (53) 681.325. (088.8) (56) Авторское свидетельство СССР № 1129608, кл. G 06 F 7/552, 1984 °

Авторское свидетельство СССР

¹ 1283810, кл. С 06 F 7/552, 1985, (прототип).

2 (54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ (57) Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых и вычислительных машин. Целью изобретения является повышение достоверности результата вычислений. Эта цель достигается тем, что в устройство, содержащее два регистра 1 и 2, сумматор 4, группу элементов И-ИЛИ 9, элемент НЕ

3, введены блоки вычйсления вычета

13-15, элементы ИЛИ 10 и 11. 4 ил.

1050 4

3 150

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения.

Цель изобретения — повышение достоверности вычислений.

На фиг. 1 представлена блок-схема устройства для извлечения квадратного корня; на фиг, 2 и 3 — варианты выполнения первого и второго блоков вычисления вычета соответственно; на фиг. 4 — схема однотипной ячейки третьего блока вычисления вычета, Устройство содержит регистры 1 и

2, элемента НЕ 3, сумматор 4, вход 5 логической единицы устройства, входы

6 и 7 соответственно младшего и старшего разрядов устройства, управляющий вход 8 устройства, элементы

И-ИЛИ 9, элементы ИЛИ 10 и 11, вход

12 логического нуля устройства, блоки

13-15 вычисления вычета, причем блок

15 выполнен из однотипных последовательно соединенных ячеек 16, информационный выход 17 устройства, выход

18 сигнала неисправности устройства.

Блок 13 состоит из триггеров 19, элементов И 20, элементов ИЛИ 21, входов 8 и 22, выхода 23 блока и элемента HE 24; блок 14 — из триггеров

25, элементов И-ИЛИ 26, элементов НЕ

27 и выхода 28 блока. Блок 15 вычисления вычета выполнен на однотипных ячейках, каждая из которых содержит элементы 29 И-ИЛИ, элементы НЕ 30, входы 31-34 и выходы 35 и 36 ячейки.

Регистр 1(результата) представля1 ет собой обычный регистр сдвига, управляемый серией С, поступающей на вход 8. На информационный вход регистра подается сигнал с выхода элемента НЕ 3.. Инверсные выходы регистра 1 соединены с первыми входами разрядов сумматора 4. На первые входы и вход знакового разряда сумматора 4 с входа 5 подается "1". На вторые входы разрядов сумматора 4 поступает очередная пара разрядов аргумента, с входа 6 — младший разряд, с входа 7 — старший. На вторые входы всех прочих разрядов сумматора

4 поступает код из регистра остатка

2 со сдвигом на 2 разряда в сторону старших разрядов. Элементы И-ИЛИ 9 позволяют, в зависимости от знака, сформированного в сумматоре 4, запи -. сывать в регистр 2 или сформированную в сумматоре сумму (если знак = О), или содержимое регистра 2, сдвинутое на два разряда в сторону старших разрядов (если знак = 1) . В младшие разряды регистра 2 во втором случае записывается пара разрядов аргумента с входов. 6 и 7. Управление записью производится сигналом С с входа 8.

Результат считывается с единичных выходов регистра 1, подключенных к выходам 17 устройства.

К выходу элемента НЕ 3 подключен вход блока 13 формирования вычета результата, выходы которого соединены с входами элемента ИЛИ 10. Входы

6 и 7 устройства соединены с входами блока 14 формирования вычета аргумента. Выходы элемента ИЛИ 10 и блока 14 соединены с входами младшей ячейки 16 блока 15 формирования вычета остатка. На третий вход младшей ячейки 16 с входа 12 поступает сигнал

"0". Выходы старшей ячейки 15 соединены через элемент ИЛИ 11 с выходом

18, на котором формируется сигнал неисправности.

Блок 13 формирования вычета результата может быть построен на счетчике (см. фиг. 2). Блок содержит два счетных триггера 19. На С-входы обоих триггеров поступает синхросигнал с входа 2. Входы триггеров соединены с выходами элементов ИЛИ 2 1. Входы последних соединены с выходами элементов И 20. Входы элементов И соединены с выходами триггеров 19, выходом элемента НЕ 24 и входом 22 блока ° Вход 22 соединен с выходом элемента HE. Вычет результата формируется на выходе 23.!

Блок формир ования .вычета ар гуме нта 14 состоит из двух счетных триггеров 25, С-входы которых соединены с входом 2 устройства и V-входы с выходами элементов И-ИЛИ 26. Входы ,элементов И-ИЛИ соединены с выходами триггеров 25, элементов НЕ 27 и входами б и 7 устройства. Вычет аргуI мента формируется на выходах 28.

Ячейк а 16 блока фор миров ания вычета остатка, приведенная на фиг. 4, состоит из элементов И-ИЛИ 29 и элементов НЕ 30. Входы ячейки (имеющие вес 1) соединены с входами 3 1 и

32. Входы (имеющие вес 2) соединены с входами 33 и 34. Выходы ячейки соединены с выходами 35 (имеют вес 1) и 36 (имеют вес 2). ((выч. Y ) 2mod +дол. выч, X ° +

+ выч.ост. i) mod 3 = О, 10

5 15010

Устройство работает следующим образом.

В предлагаемом устройстве контроль осуществляется по модулю 3. Несложно получить условие правильной работы устройства:

50 устройства, первые входы с третьего по (n+1)-й разрядов сумма г ра (где п — разрядность результата) соедине ны с инверсными выходами с первого по (n — 1} — и разрядов первого регистра, вторые входы первого и второго разрядов сумматора подключены к входам младшего и старшего разрядов аргумента устройства соответственно, вторые входы с третьего по (и+1}-й где (выч.Y ) mod — квадрат по модудуню 3 от вычета текущего зна- 15 чения pe:çóëüòàòà

Y по модулю 3; — дополнение до 3 доп,выч. Х

1 вычета текущего значения аргумента Х. по мо1 дулю 3 выч.ост. — вычет по модулю

3 от текущего значения остатка Ост. сумма значений берется по модулю 3.

Следовательно:

25 если выч ° Y; = О;

30 (выч Y ) 2 modç

1, если выч. Y О. ю

Поэтому введение в квадрат выч. Y. формируемого блоком 13 осуществляется элементом ИЛИ 10.

Формула изобретения

Устройство для извлечения квадратного корня, содержащее два регистра, сумматор, элементы И-ИЛИ, эле— мент НЕ, причем входы разрешения записи первого и второго регистров сое55 динены с управляющим входом устройства, первые входы первого, второго я знакового разрядов сумматора подключены к входу логической единицы

Величина выч. Х; формируется блоком 14. Для получения ее дополнения достаточно перекрестить выходы блока

14. Выход с весом 1 использовать, как выход с весом 2, и наоборот, ьыход с весом 2 использовать, как выход с весом 1. Контрольная сумма формируется в блоке 15 и поступает на входы элемента ИЛИ 11. На выходе пос- 4

45 леднего и формируется сигнал неисправности .. разрядов сумматора соединены с выходами с первого по (и-1) -й разрядов второго регистра, выходы с первого по (n-1)-й разрядов сумматора соединены с первыми входами с первого по (n-1)-й элементов И-ИЛИ, выход знакового разряда сумматора через элемент

HE подключен к информационному входу первого разряда первого регистра и к вторым входам с первого по (n-1) — и элементов И-ИЛИ, третьи входы с третьего по (n-1)-й которых подключены к выходам с первого nc (n — 3)-й разрядов второго регистра, третьи входы первого и второго элементов

И-ИЛИ подключены к входам младшего и старшего разрядов аргумента устройства соответственно, четвертые входы с первого по (n-1)-й элементов И-ИЛИ соединены с выходом знакового разряда сумматора, выходы с первого по (n-1)-й элементов И-ИЛИ подключены к информационным входам с первого по (и-1)-й разрядов второго регистра, прямые разрядные выходы первого регистра являются выходом результата устрой— ства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности вычислений, в него введены три блока вычисления вычета и два элемента

ИЛИ, причем первый вход п го элемента И-ИЛИ соединен с выходом (г;2)- о разряда второго регистра, второй и третий входы n — го элемента И вЂ И соединены с выходами знакового разряда сумматора и элемента НЕ соответственно, а четвертый вход подключен к выходу и-го разряда сумматора, выход n — ro элемента И вЂ И соединен с входом одноименного разряда второго регистра, выход которого соединен с входом знакового разряда сумматора, информационный вход и выходы первого блока вычисления вычета соединены с выходом элемента HE и входами первого элемента ИЛИ соответственно, синхровходы первого и второго блоков вычисления вычета подключены к управ1501050

10 ляющему входу устройства, первый и второй ипформационные входы второго блока вычисления вычета соединены с входами младшего и старшего разрядов аргумента устройства соответственно, а первый и второй выходы — соответственно с вторым и первым входами третьего блока вычисления вычета, третий и четвертый входы которого подключены соответственно к выходу первого элемента ИЛИ и входу логическог о нуля устройства, остальные входы — к единичным раэрядным выходам второго регистра, а выходы.— к первому и второму входам второго элемента 1ПИ, выход которого является выходом сигнала "Неисправность" устройства

1501050

Составитель В ° Золотовский

Техред M.Дидык Корректор Н. Борисова

Редактор Л.Пчолинская

Заказ 4869/45 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101