Устройство для ввода графической информации

 

Изобретение относится к автоматике , в частности, к устройствам для ввода графической информации в ЭВМ, и может быть использовано в аналого-цифровых комплексах при обработке графической информации. Цель изобретения состоит в повышении быстродействия устройства. Поставленная цель достигается путем адаптивной установки верхнего и нижнего пороговых уровней, что обеспечивается введением второго сумматора, инвертора и источника переменного напряжения, а также включением вычислительного блока в цепь обратной связи. 2 з.п. ф-лы. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 G 06 К 11/06

8.

ГГ .г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4336877/24-24 (22) 22.10.87 (46) 23.09.89. Бюл. ¹ 35 (72) Ю.Я.Угрюмов, З.Х.Сибатулина, И.В.Ярыгина и В.В.Людкевич (53) 681.327 (088.8) (56) Авторское свидетельство СССР № 748456, кл. G 06 К 11/06, 1980.

Патент СНА № 3693066, кл. 318576, опублик. 1972 ° (54) УСТРОЙСТВО ДЛЯ ВВОДА ГРАФИЧЕСКОЙ ИНФОРМАЦИИ (57) Изобретение относится к автоматике, в частности к устройствам для

Изобретение относится к автоматике, в частности к устройству для ввода графической информации в ЭВМ, и может быть использовано в аналогоцифровых комплексах при обработке больших массивов информации, заданной в виде графиков.

Цель изобретения — повышение быстродействия устройства.

На фиг.1 представлена блок-схема устройства; на фиг.2 — схема датчика входных сигналов; на фиг.3 — схема вычислительного блока.

Устройство (фиг.1) содержит датчик 1 входных сигналов, цифроаналоговый преобразователь 2 (ЦАП), аналогоцифровой преобразователь 3 (АЦП), первый 4 и второй 5 сумматоры, первый 6 и второй 7 компараторы, элемент ИЛИ 8, триггер 9, инвертор 10, „„SU„„1509960 А1

2 ввода графической информации в ЭВМ, и может быть использовано в аналогоцифровых комплексах при обработке графической информации. Цель иэобререния состоит в повышении быстродей- ствия устройства. Поставленная цель достигается путем адаптивной установки верхнего и нижнего пороговых уровней, что обеспечивается введением второго сумматора, инвертора и источника переменного напряжения, а также включением вычислительного блока в цепь обратной связи. 2 s.ï.ô-лы, 3 ил. источник 11 переменного напряжения, вычислительный блок 12.

Датчик входных сигналов (фиг.2) содержит планшет 13, коммутатор 14 и блок 15 управления, включающий источник 16 постоянного напряжения и ключи 17-19. На схеме также показаны вход ?О и выходы 21-25.

Вычислительный блок (фиг.3) содержит ключ 26, элемент ИЛИ 27, счетчик

28 адреса с кнопкой установки нуля

29, коммутатор 30, первый 31 и вто рой 32 блоки памяти, первый 33 и второй 34 регистры, сумматор 35, преобразователь кода 36, кроме того, показаны входы 37-42 и выход 43.

Устройство работает следующим образом.

Сначала осуществляется установка начальных условий. С этой целью, ре3 150996 гулируя напряжение источника 11, можно установить требуемое значение шага по координате У. Это напряжение поступает на вход 20 коммутатора 14 и при нажатии ключа 18 (кнопки) появляется на его выходе 21. Далее это напряжение АЦП 3 преобразуется в код, который поступает на вход регистра

34 и по сигналу с входа 37 блока 12 фиксируется в нем.

Устанавливая подвижную каретку отслеживающего органа планшета в точку с координатами x(C, у=у -йу, нажимают ключ 17, в результате чего появляется сигнал на коммутаторе 14 и напряжение, пропорциональное у -ду, поступает на вход АЦП 3 и далее, в виде цифрового кода через коммутатор 30 поступает на вход регист- 20 ра 33 и фиксируется на нем. При этом управление коммутатором и регистром (через элемент ИЛИ 27) осуществляется сигналом с ключа 17. На выходе

ЦАП 2 получается напряжение, пропор- 25 циональное у=у -ау. Это напряжение а поступает на одни входы сумматоров 4 и 5, на другие входы которых подаются напряжения разных знаков, пропорциональные величине шага по оси ор- 30 динат.

На выходе сумматоров 4 и 5 формируются пороговые напряжения верхнего и нижнего уровней, поступающие на одни входы соответствующих компараторов 6 и 7, на другие входы последних поступает напряжение, пропорциональное значению ординаты.

После этого устройство готово к работе. 40

Если в момент совмещения отслеживающего органа планшета с начальной точкой графика напряжение, пропорциональное оси ординат, становится больше верхнего уровня, то срабаты- 45 вает компаратор 6, и сигналом логической "1" триггер 9 устанавливается в единичное состояние. В результате сумматор 35 фиксирует соответствующую сумму ординат.

Одновременно со срабатыванием компаратора 6 появляется сигнал на выходе элемента ИЛИ 8, задний фронт которого является управляющим для блоков

32 и 32 памяти на которых фиксирует1

55 ся координата с выхода сумматора 35 и координата оси абцисс с выхода

АЦП 3, на вход которого с выхода комг.. мутатора 14, при отсутствии сигналов

0 4 с ключей 17 и l8 поступает значение координаты Х.

По заднему фронту сигнала с элемента ИЛИ 8 блок 12 приобретает задержку на регистре 33 и фиксирует координату У, а на выходах сумматоров 4 и 5 получают новые пороговые напряжения.

Если значение ординаты лежит в пределах врехнего и нижнего уровней, то на выходе элемента ИЛИ 8 сигналов нет,поэтому запись коодинат в блоки памяти не происходит. Если значение ординаты становится меньше нижнего уровня, то срабатывает компаратор 5„ сигнал с выхода которого возвращает триггер 9 в исходное состояние и через элемент ИЛИ 8 выдает управляющий сигнал .

В соответствии с сигналами с входов 40 и 42 на сумматоре 35 изменение кода соответствует вычитанию приращения из величины ординаты, зафиксированной на предыдущем шаге.

В блоках 31 и 32 памяти фиксируются текущие значения координат, а через некоторое время задержки на регистре 33 фиксируется суммарное значение ординаты, которое выдается на выход 43 блока 12 для определения новых значений верхнего и нижнего уровней.

Формула и э обретения

1. Устройство для ввода графической информации, содержащее планшет, выполненный в виде потенциометрических датчиков, выходы которого соединены с информационными входами коммутатора, управляющие входы которого подключены к первому и второму выходам блока управления, а выход соединен с информационным входом анапого-цифрового преобразователя, выход которого подключен к информационному входу вычислительго блока, цифроаналоговый преобразователь, информационный вход которого соединен с выходом вычислительного блока, а выход подключен к одному информационному входу первого сумматора, компарачоры, одни информационные входы которых соединены с соответствующим выходом планшета, а выходы подключены к входам элемента ИЛИ и к соответствующим входам триггера, при этом другой вход первого компаратора сое5 150996 динен с выходом первого сумматора, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия устройства, в него введены второй сумматор, выход которого соединен с

5 другим информационным входом второго компаратора, инвертор, выход которого подключен к одному информационному входу второго сумматора, другой информационный вход которого соединен с выходом цифроаналогового преобразователя, источник переменного напряжения, выход которого соединен с другим информационным входом пер- 15 вого сумматора и с синхронизирующим входом коммутатора, при этом второй информационный вход вычислительного блока подключен к прямому выходу триггера, управляющие входы соединены с 20 соответствующими выходами блока управления, а синхронизирующий вход вычислительного блока подключен к выходу элемента ИЛИ.

2, Устройство по,п.1, о т л и — 25 ч а ю щ е е с я тем, что блок управления содержит ключи, входы которых соединены с выходом источника постоянного напряжения, а выходы являются выходами блока. 30

3. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что вычислительный блок содержит ключ, входы которого являются первым управляющим и синхронизирующим входами блока, а выход соединен с одним входом элемен-. та ИЛИ, другой вход которого является третьим управляющим входом блока, со счетным входом счетчика и с синхронизирующими входами первого и второго блоков памяти, адресные входы которых подключены к выходу счетчика, информационный вход первого блока памяти является первым информационным входом блока, а информационный вход второго блока памяти подключен к выходу сумматора, коммутатор, один информационный вход которого соединен с первым информационным входом блока, другой подключен к выходу сумматора, управляющий входом подключен к третьему управляющему входу блока, а выход соединен с информационным входом первого регистра, синхронизирующий вход которого подключен к выходу элемента ИЛИ, а выход соединен с одним информационным входом сумматора и является выходом блока, второй регистр, информационный вход которого подключен к первому информационному входу блока, синхронизирующий вход является вторым. управляющим входом блока, а выход соединен с информационным входом преобразователя кода, синхронизирующий вход К0торого является вторым информационным входом блока, а выход соединен с другим информационным входом сумматора.

1509960