Устройство для считывания информации из накопителя доменной памяти
Изобретение относится к вычислителы1П11 технике и может бьт, использовано при иострпснии таноминлюших УСТрОЙСТП на ИИ-ЧЧПЛРИЧСГКИХ МШ ЧИТИЫХ домсплк, наксититпли которых содс ржат в Tpaine cMiiTi.inainiH рабочей и комненсацио11Н.П1 длтчяки. Цель и юбрг тенпя - noniiiiiicHUi: н,1.чеж||пс |-и с П тынлиия nHtJop- млции ил счет иоспрпиз чедония считан ного сигнала в /твух соседних тактах управляющего поля. Устройство для считмпанил информации из накоттителя доменной памяти содержит блок 1 усилителей считывания, интегратор 2 и компаратор 3. Блок 1 усилителей считыранил включает в себя первую пару 4, 5 и вторую пару 6, 7 транзисторов, первый 8 и нторой 9 ключи питания, перпый 10 и второй 11 ключи стробиронянип и источник 12 тока. Интегратор обрааопан накопительными конденсаторами 13, 14 и истокоными Повторителями на полепых транзисторах 15, 16 и резисторах 17, 18. Надежность с читыванип повышается за счет удпоении усиленного считанного сигнала , пг даиления высокочастотных помех путем интегрирова П1я усиленного входного сигнала и подавления дифференниальн1.1х помех, частота изменения котормх Meftbme частоты управляющего поля. 1 з.л.ф-лы, 1 ил. С 9 (Л
@ф СО!ОЗ СОВЕТСН! !Х
СО1 !ИЛЛИСТИЧЕС !ИХ вЂ” РЕСПУБЛИН (11) 5 С 11 С 11/14
Q<)Р (($ ю
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
7Ф - Ft
7á I-f M
71(>
ГОСУДЛРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРИТИЯМ
ПРИ ГННТ СССР (46) 23.09.91. 1)нг(. !! 35 (21) 4167125/74 (22) 2?.12.86 (71) Ин(.тиз ут кибернетики е! и . В . M . л у 1И к о II a (72) II. К. Бабенко, A.r I. Ácх, Л. Г.Ткач и В. В. (!ер(!едкий (53) 681.327.6 (088.8) (56) Г1ectrc С1г(»its !!лп(11асt »r i.ïð ч. 19, 19/9, !! 9, р. 29 fi!;. !1. (54) УГТГ(?ИГТВ(? !1(1!1 С (ИЧ111((<11И!? 111((11(? -. MAIUIII 113 1!(<(1;(11!11! 1,.!!Л ДОМ!(1111(?11 !1Л!!11Т1! (57) 11зобрет(нпг отно(»тея к Itt t!III»!t ttтельной T(xttlt t(I . It может бьггь ltctt(1!11 зовлно прп иостр< ен<»! злпоыинлк(111»х УСТР Ой» Т В 11 1 1\11! t(1 п (1(»11(Е(!(П Х МЛ I E(!IT !II доменах, нлк(1»»т<(л» кот(рых содержлт В ТР(IК П « IIIÒI!It(11 tllts РЛО(1»1(й И К((ttt(tt с 1l(t toII tt 11t дл т t t t ÊI I . II(. !I I 11 ((. (Ip((е »11я поп(IUQII»(пл!1(ж<«< т» г. 1 гl » .Ю . 1БИ9я А 1 ного сигналл в двух соседних тактах унрлвляю(цего поля. Устройство для (читывания информации иэ накопителя доменной памяти содержит блок 1 усилителей считывания, интегратор 2 и компарлтор 3. Блок 1 усилителей считывания включает в себя первую пару 4, 5 и вторую пару 6, 7 транзисторов, первый 8 и второй 9 ключи питания, первый 1(1 и второй 11 ключи стробиронлния и источник 12 тока. Интегратор образован нлкопитсльными конден(.sòорлми !3, 14 и истокоными йовтоj »тенями нл полег(ых транзисторах 15, 16 и pea»(торах 17, 18. 1!лдежность считывлния повышается за счет удное»ин усиленного считанного сигнала, подавления высокочастотных noI1Lx путем ннтегрировлння усиленного вход»(го сиги !JI;. и подавлен!(я дифференпилльных помех, (астотл изменения которых мень(пе частоть< упрлвляк(п(его псля. 1 з.п ф ль1, 1 ил. I j I2 (2 з2,?2) ! 1 .) Датчики 28, 29 и источники 30 и 31 тока обраэук>т мостовую схему детектираван>!я доменов, с диаго?!али 50 которой снимаются электрические сигналы c 1 57 i 9/> 3 ((!об!! e TP 1(f! t nTlln! :ITC <1 f< 1>ы 11!(JIH тел>.нс и 1 xfi>(E e и и<>жс T 01>ть lf(и <ьэои;!IIIJ п(;>! Ii (.1(ен!!и эап< л!1!на»п(>!х УстРой(. Tf7 ft;l . И1:лип tPII>le 11ых домена х > н. > E; niff! 1 Г >Iи t(n1 < !>t ix (<>— ;1 ржач в т;7,1г > (: (:читываltHя раб<»ий H 1<Ои>iPf1 «цИонftbf» даТ tflKH, Цель и:1(бр< т(.ння — и 7в. и>; ни(на,(1e>l(?Inc TH (<;f1 T> I> aft!Is! Ин<(>оРм(1(в!1. э» !О с е Т R C < и р О И э It P!1 P I I H si < l f I T» l i l f (> Г O с И г . <але в двух соседних трактах управлsif<>!lier(7 полн. Па чг(теже показана схема устр "ис1ва,цл? счить!вания информации иэ !5 1 a E.alt»T<-.sist доменной памяти. Устройство Лля считывания IHfô<7pëI Бл к У<.илителей считывания вклю- 20 чает B cpt. sf Ileрвую пару транзисторов 4 и 5, втору>о пару транзисторов 6 и /, 11<(7вый Я и второн 9 ключи питания, первый 10 н второй 11 ключи строб>1(><7!7>11!ив и источник 12 тока. 25 ((>!Tel ратор <,одержит первый 13 и второй 1 1 I:»!<îïèòåëüíûå конденсаторы, первый !5 и второй 16 полевые трлн»погори, первый 17 и второй 18 нагрузочные реэнсгоры. 30 Па <ертеже Устройство работает следующим образом. 1! (! » 7 Г > ?! 1> < 1 ° <>11>! T e Jl f>ill>l< f(> II I J> <11(. (IT > > ; ы 13 и !, р!Iж,>ют(я Jt<> Ef !If(7>I>act Efft>I 1!»r!(1< 1 > >иы><ания клю>сй 8 9 ! > <> г >к г:я >а>>я ? < 1(ны?!и ftef <. f>fl, >I>, 7(атч1!к<>н 28 и ?9 и:1 базе т(><>f> 71 < T(!(>HE> 4 H > и<>(Ту!1»< T счИТ»н н>>й гHI fluff. (lа пер>71!11 вход первого к> юча 0 <:т(>об>!рона! ия под>leT<.я ими<",: f7<>E <> :1) »<>-.1. К>н>>ч 10 31Mf>t ка тся 1 клю((нн»>! лигренциальная нара г(>а>(эисторов 4 5 с источником 12 тока н цепи э?!Иттеров. Током включенных транзисторов 4 и 5 конденсаторы 13 и 1 > 1а вр емя <, ра.> ряжаютс я на величины ftattpsl>! IIpeteftfI JIeItc TIIHsI сигнала первого строба и< рвая дифференциальная пара отt(J1f(7«If e Test . При этом, если иа базе трлн 1Н< T-<7(7» 4 напряжение больше, чеи на базе транзистора 5, то кондеисатор 13 разрядит< я больше,чем конденсатор 14. Раэн<>cTb напряжений между выводами конденсаторов 13 и 14 пропорциональна величине сигнала с выхоqft J(aT>I I1ка l8. В следующем периоде управляющего поля, когда несущий информацию домен переместится из датчика 28 в датчик 29, возникает повторный считанный сигнал противоположной полярности. 3То сигнал поступает с базы транзисторов первой и второй пар, но во втором периоде импульсом второго строба по входу 23 замыкается на,время о, ключ 11, включающий дифференциаль1!ую пару на транзисторах 6, 7 с источником 12 тока. При этом конденсатор 13 и в этом периоде разряжается больше, чем конденсатор 14. В результате напряжение между выводами конденсаторов, отображающее входной си?ч(ал, практически удваивается. Напряжение с выходов накопительных конденсаторов 13 и 14 поступает на входы истоковых повторителей, выполненных на полевых транзисторах 15, 16 и резисторах 17, 18. Благодаря большому входному сопротивлению истоковых повторителей исключается влияние (!<>следvf<>.II«x электрических цепей на работу накопительных конденсаторов. Г выходов истоковых повторителей сигпалы под;>ются на входы компаратора 3, в>1EI(>J»1>Ifм полезные сигналы fI x»ä интегратора 11. дк:11 чен>1 к > I I v 11лпplfжения пита ни>1 g с тр>> I(! Ilв . Составитель В.Топорков Редактор В.Фельдман Техред М.Дидык Корректор А.Обручар Тираж 3 Я g Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5 Заказ 3729 Производственно-издательский комбинат "Патент" ° г.ужгород, ул. Гагарина, 101 1515961 11 Ili >II«fz I вьло У1 и:>ивают1>я Ло необхо;IIIMnl уровня, а помехи подавляются. Таким обрп зом, испол1.з1 ванне изобретенияв позволяет повысить падеж5 н1>< ть с 1итыва>111л инфор>1ации за счет воспроизведения считанного сигнала в двух соседних периодах управляющего поля, подавления высокочастотных помех путем интегрирования усиленно- 1О го входного сигнала и лифференциальfIf1x помех, изменяющихся с частотой, меньшей частоты управляющего поля. Формул а и з о б р е т е н и я 15 l. Устройство для считывания информации из накопителя доменной памяти, содержащее блок усилителей считывания, первый и второй входы которо- 20 ro являются первым и вторым входами считанного сигнала устройства, интегратор и компаратор, первый вход которого является входом порогового напряжения устройства, о т л и ч а юш е е с я тем, что, с целью повышения надежности считывания информации за счет воспроизведения считанного сигнала в двух соседних тактах управляющего поля, первый и второй вы- 30 ходы блока усилителей считывания подключены к первому и второму входам интегратора, первый и второй выходы которого соединены соответственно со вторым и третьим входами компаратора, выход которого является информацион35 ным выходом устройства, третий, четвертый и пятый входы блока усилителей считывания являются соответственно первым, вторым и третьим управляющи- 4р ми входами устройства, шестой вход блока усилителей считывания и третий 2. Устройство Io и. 1, о т л;1 ч а ю щ е е с, я тем, что блск усилителей считывания содержит первую пару транзисторов, эмиттерь> которых соединены между собо>1,а 613f,l первого и второго транзисторов первой пары явля>ется соответственно первым и вторым информационными входами блока усилителей считывания, вторую пару .транзисторов с соединенными между собой эмиттерамп, базы первого и второго транзисторов второй пары подключены соответственно к базам второго и первого транзисторов первой пары, коллекторы первых транзисторов и коллекторы вторых транзисторов первой и второй пар обьединены между собой и являются соответственно первым и вторым выходами блока усилителей считывания, первый и второй ключи питания, первые входы которых подключены к пятому входу, а вторые входы— к шестому входу блока усилителей считывания, выходы первого и второго ключей питания соединены соответственно с первым и вторым выходами блока усилителей считывания, первый и второй ключи стробирования, первые входы которых являются соответственно четвертым и пятым входами стробирования блока усилителей считывания, выходы первого и второго ключей стробирования подключены к эмиттерам транзисторов соответственно первой и второй пар, источник тока, вход которого соединен с шиной питания, а выход — со вторыми входами ключей стробирования.
