Преобразователь двоичного кода в двоично-десятичный

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей кодов. Цель изобретения - повышение быстродействия. Преобразователь содержит регистр двоичного кода, элемент И, генератор тактовых импульсов, два триггера, схему сравнения, двоичный счетчик, двоично-десятичный счетчик и два элемента НЕ, причем выходы регистра двоичного кода подключены к четным входам схемы сравнения, к нечетным входам которой подсоединены выходы двоичного счетчика, установочный вход которого соединен с установочным входом двоично-десятичного счетчика, выходом установки кода регистра двоичного числа и счетным входом первого триггера, выход которого соединен с первым входом элемента И, второй вход которого подсоединен к выходу генератора импульсов, а выход - к счетным входам двоичного и двоично-десятичного счетчиков, при этом выход схемы сравнения подключен к счетному входу второго триггера, инверсный выход которого через элементы НЕ подсоединен к R-входам первого и второго триггеров. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) .52 4 1- А1 др 4 Н 03 М 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

®

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbITHHM

ПРИ ГКНТ СССР

1 (21) 4328294/24-24, (22) 16.11.87 (46) 15,11.89, Бюл, N 42 (71) Институт геохимии и геофизики

АН БССР (72) А,В.Веселко (53) 681,325 (088.8) (56) Авторское свидетельство СССР

И 1078422, кл . Н 03 М 7/12, 1980.

Авторское свидетельство СССР

9 1229966, кл, Н 03 M 7/12, 1982. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ДВОИЧНО-ДЕСЯТИЧНЫЙ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователя кодов, Цель изобретенияповышение быстродействия. Преобразователь содержит регистр двоичного кода,. элемент И, генератор тактовых импуль. сов, два триггера, схему сравнения, Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей кодов, Цель изобретения — повышение быстродействия, На чертеже представлена структурная схема преобразователя, где приняты следующие обозначения: генератор 1 тактовых импульсов, регистр 2 двоичного кода, первый триггер 3, элемент И 4, схема сравнения 5, двоичный 6 и двоично-десятичный 7 счетчики, второй триггер 8, элементы НЕ 9, 10.

Преобразователь работает следующим, образом, 2 двоичный счетчик, двоично-десятичный счетчик и два элемента НЕ, причем выходы регистра двоичного кода подключены к четным входам схемы сравнения, к нечетным входам которой подсоединены выходы двоичного счетчика, установочный вход которого соединен с уста новочным входом двоично-десятичного счетчика, выходом установки кода регистра двоичного числа и счетным входом первого триггера, выход которого соединен с первым входом элемента И, второй вход которого подсоединен к выходу генератора импульсов, а выход— к счетным входам двоичного и двоичнодесятичного счетчиков, при этом выход схемы сравнения подключен к счетному входу второго триггера, инверсный выход которого через элементы НЕ подсоединен к R-входам первого и второго триггеров. 1 ил, При включении питания на выходах регистра 2 появляется код, на вход первого триггера 3 и на установочные входы счетчиков 6 и 7 подается,импульс положительной полярности с вы" хода установки кода регистра 2 двоичного кода, этот импульс соответствует появлению выходного кода, триггеры 3 и 8 первоначально (при включении питания) устанавливаются в нулевое состояние посредством цепочки, построенной на элементах НЕ 9, 10, Положительный импульс, поступающий с выхода регистра 2 двоичного кода, устанавливает в нулевое состояние счетчики 6 и 7 и в единичное состояние первый триггер 3, положительный

3 1522411 уровень сигнала с выхода которого разрешает прохождение сигнала с генератора 1 через элемент И 4 на счет-, ные входы двоичного 6 и двоично-де"

5 сятичного 7 счетчиков, которые начинают подсчет импульсов, На выходе схемы сравнения 5 присутствует уровень лог, "0". (Схема сравнения 5— схема сложения по модулю 2), При сов- 10 падании кодов на четных и нечетных входах схемы 5 сравнения (выходной код двоичного счетчика 6 соответствует коду на выходных шинах регистра двоичного кода) и на выходе схемы 5 сравнения появляется уровень лог, "1", и триггер 8 начинает перебрасываться в единичное состояние, на его инверсном выходе начинает появ- ° ляться уровень лог, "0", который со временем задержки, равным времени задержки элементов 9 и 10 НЕ, подается на его R-вход, и триггер 8 устанавливается вновь в нулевое состояние, одновременно с ним в нулевое состояние устанавливается и триггер

3, сигнал с выхода которого запрещает прохождение сигнала через элемент И 4 счетные входы счетчиков 6 и 7 ° На выходах двоично-десятичного счетчика 7 сохраняется двоично-десятичный код, соответствующий двоичному коду регистра 2 двоичного кода, до прихода следующего положительного импульса с выхода установки кода регистра 2 двоичного кода, Таким об35 разом происходит первый цикл преобразования двоичного кода в двоичнодесятичный, С приходом следующего импульса, соответствующего появлению кода на выходах регистра 2 двоичного кода, весь цикл повторяется, Параметры генератора 1 выбираются таЯ ким образом, чтобы весь цикл преобразования двоичного кода в двоичнодесятичный происходил за меньшее время, чем период следования импуль сов установки кода, т,е. с каждым новым импульсом установки кода на выходе регистра 2 двоичного кода подается команда на новое преобразование, Формула из о бр ет ения

Преобразователь двоичного кода в двоично-десятичный, содержащий регистр двоичного кода, генератор тактовых импульсов, двоичный и двоичнодесятичный счетчики, два элемента НЕ, первый и второй триггеры, элемент И, отличающийся тем, что, с целью повышения быстродействия, в него введена схема сравнения, причем выходы регистра двоичного кода соединены с четными входами схемы сравнения, нечетные входы которой подключены к выходам двоичного счетчика, установочный вход которого, объединенный с установочным входом двоичнодесятичного счетчика и счетным входом первого триггера, соединен с выходом установки кода регистра двоичного кода, выход первого триггера подключен к первому входу элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, а выход — со счетными входами двоичного и двоично-десятичного счетчиков, выход схемы сравнения подключен к счетному входу второго триггера, инверсный выход которого через последовательно соединеные первый и второй элементы НЕ соединен с R-входами первого и второго триггеров, выходы двоично-десятичного счетчика являются выходами преобразователя, 1522411

Составитель А. Веселко

Техред Л.Олийнык

Корректор И.Васильева

Редактор А.Долинич

Эаказ 6979/56 .Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггням при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101