Преобразователь двоичного кода в двоично-десятичный

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах обработки и вывода цифровой информации. Целью изобретения является упрощение преобразователя. Поставленная цель достигается тем, что в преобразователь, содержащий мультиплексор 6, счетчик 5, ПЗУ 7, накопительный сумматор 11, счетчик переполнений 14, дополнительно введены триггер 12, элементы И-НЕ 13,17, элемент ИЛИ 16, формирователь сигнала готовности 15, причем счетчик переполнений 14 выполнен ревирсивным. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU,„, 150127 (51) 4 Н 03 М 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

E,..; ;i) ю

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Н А BTOPGKOMY СВИДЕТЕЛЬСТВУ (21) 429!981/24-24 (22) 30.07.87 (46) 15.08.89. Бюл. 1!) 30 (71) Опытно-конструкторское бюро приборов контроля и автоматики (72) В.В.Бурашов (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1167737, кл. Н 03 M 7/00, 1985.

Авторское свидетельство СССР

11) 393739, кл. Н 03 M 7/12, 1970. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ДВОИЧНО-ДЕСЯТИЧНЫЙ (57) Изобретение относится к автома2 тике и вычислительной технике и может быть использовано в устройствах обработки и вывода цифровой информации.

Целью изобретения является упрощение преобразователя. Поставленная цель достигается тем, что в преобразователь, содержащий мультиплексор 6, счетчик 5, ПЗУ 7, накопительный сумматор 11, счетчик переполнений 14, дополнительно введены триггер 12, элементы И вЂ” НЕ 13, 17, элемент ИЛИ 16, формирователь сигнала готовности 15, причем счетчик переполнений 14 выполнен реверсивным. 1 ил.

20 разователя.

Преобразователь работает следующим образом.

Импульс начальной установки> поступающий на вход 3, производит запись входного двоичного кода с информационных входов 1 г» регистр 4 и установку в нулевое состояние счетчика

5, регистра 9, сумматора 11, триггера 12 и счетчика 14 переполнений. По переднему фронту тактовых импульсов, поступающих на вход 2, происходит запись выходного кода сумматора 8 в регистр 9, а по заднему фронту этих импульсов — изменение состояния счетчика 5 импульсов на единицу. Код младших разрядов 1-4 с выхода счетчика 5 задает адрес ячейки ПЗУ 7, 45 в которой хранится двоично-десятичный эквивалент единицы соответствующего разряда входного двоичного числа, появившегося на выходе мультиплексора 6. Наличие " 1" в этом разряде является условием появления кода эквивалента на выходах ПЗУ 7, "0" в соответствующем разряде входного двоичного числа блокирует ПЗУ либо по входу "Вь1борка кристалла", либо по старшему разряду адресной

О шины ПЗУ, задавая область, в которой во всех ячейках записаны нули. Двоично-десятичный умматор 8 служит

3 15012

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано в устройствах обработки и вывода числовой информации.

Цель изобретения — упрощение преобразователя.

На чертеже приведена структурная схема преобразователя, 10

Устройство содержит информационные входы 1 преобразователя, тактовый вход 2 преобразователя, установочный вход 3 преобра гователя, регистр 4, счетчик 5, коммутатор 6, выполненный на мультиплексоре, формирователь 7 эталонного кода, выполненньп» на ПЗУ, сумматор 8, регистр

9 сумматора, информационные выходы

10 преобразователя, накопительный сумматор 11, образованный из сумматора 8 и регистра 9 сумматора, триггер 12, элемент И-НЕ 13> счетчик 14 переполнений, формирователь 15 сигнала готовности, выполненный на од- 25 новибраторе, элемент ИЛИ 16, элемент

И-НЕ 17 и выход 18 готовности преоб76 4 для суммирования ньгходного кода ПЗУ

7 содержимым регистра 9 сумматора на каждом также преобразования. Таким обра гом, к концу цикла преобразования, длительность которого определяется числом разрядов входного двоичного числа, на информационных выходах 10 форин-,обуется чис го, равное сумме всех единичных тетрад двоична-десятичных эквивалентов входного двоичного числа, На выходе формирователя 15 образуется сигнал готовности декады, который может быть использован для разрешения приема кода единичной тетрады двоично-десятичного числа оконечным устройством. По заднему фронту этого сигнала, прошедшего через элемент ИЛИ 16, регистр 9 сумматора обнуляется, после чего он готов к преобразованию следующей декады.

Единицы переноса, появившиеся в результате суммирования эквивален-, тов единиц двоично-десятичного числа, подсчитываются счетчиками 14 переполнений.

Следующий цикл преобразования аналогичен описанному и отличается тем, что выходными разрядами 5-7 счетчика 5 задаются области адресов ячеек ПЗУ 7, в которых хранятся двоично-десятичные эквиваленты десятков, сотен, тысяч, десятков тысяч соответствующих разрядов входного двоичного числа, а также добавлением к сумме числа единиц переноса, появившихся в результате суммирования в предыдущем цикле.

В этом случае счетчик 14 работает следующим образом.

Сигналом готовности с выхода формирователя 15 триггер 12 устанавливается в единичное состояние и разрешает прохождение тактовых импульсов с входа 2 через элемент И-HE 13 на вычитающий вход счетчика 14, импульс с выхода обнуления счетчика 14 устанавливает триггер 12 в нулевое состояние, в результате чего элемент

И-НЕ 13 закрывается и запрещает прохождение тактовых импульсов на вычитающий вход счетчика 14. Таким образом, пока триггер 12 находится в единичном состоянии, по каждому такту осуществляется суммирование единиц переноса из младшей декады в старшую.

Число циклов преобразования определяется разрядностью входной инфор1501 > матора.

Составитель М.Аршавский

Техред М.Дидык Корректор П,1 fvcкa

Редактор Л.Пчолинская

Заказ 4891/56 Тираж 884 Подписное

ВНИИПИ Государстве»> ого к ><итета по изобретениям и открьггиям прп ГКНТ СССР

1!ЗП >5, Мос ква, Ж-35, Раушская наб., д. / >

Производственно-издательский комбинат "Патент", г.Ужгор д, у.<. Гагарина,101 мании и рая><о числу дноичн<>-десятичных декад, п1>е<><>разованно> ичппг<> числа, при пре<>б1>аз< ванин 16 — разряд— ного двоично> о к<>да <>r«! равно пяти.

Ф о р м у л а и з о 6 р е т е и и я

Преобразователь двопчп<>го кода в двоично-десятичный, содержащий ком— .мутатор, формироватепь эталонного кода, накопительный сумматор, счетчик переполнений и счетчик, выходы которого соединены с адресными входами формирователя эталонного кода, информационный вход которого соединен с выходом коммутатора, а выходы формирователя эталонного кода соединены с информационными входами накопительного сумматора, разрядные выходы которого соединены с информационными выходами преобразователя, тактовый вход которого соединен с тактовыми входами накопительного сумматора и счетчика, выходы младшей группы разрядов которого соединены с управляющими входами коммутатора, а вход сброса счетчика соединен с установочным входом преобразователя и входом сброса счетчика переполнений, о т л и ч а ю шийся тем, что, с цеЛью упрощения преобразователя, он содержит регистр, триггер, формирователь сигнала готовности, первый и второй элементы И вЂ” НЕ и элемент ИЛИ, причем формирователь эталонного кода выполнен на ПЗУ, счетчик переполнений З5 выполнен реверсивным, а коммутатор

16 6 выполнен на мультиплексоре, информа— ционные входы котоp<>I о о<. динены с вы— ходами ре> истра, информационные входы и установочный вход которого сое динены с соответствующими входами преобразователя, выход готовности которого соединен с lleðâûì выходом формирователя сигнала >отовности, второй выход которого соединен с первым входом элемента ИЛИ и с. синхровходом три>ч ера, выход которого соединен с входом переноса накопительного сумматора, первым входом сброса триггера и первым входом первого элемента ИНЕ, второй вход которого соединен с тактовым входом преобразователя, а выход первого элемента И-НЕ соединен с входом декремента счетчика переполнений, вход пнкремента которого соединен с выходом второго элемента

И-НЕ, первый вход которого соединен с выходом переполнений накопительного сумматора, а второй вход второго элемента И-HE соединен с тактовым входом преобразователя, вход логической единицы которого соединен с Dвходом триггера, второй вход сброса которого соединен с выходом обнуления счетчика переполнений, выход четвертого разряда счетчика соединен с входом формирователя си> нала готовности, установочный вход преобразователя соединен с вторым входом элемента ИЛИ, выход которого соединен со входом сброса накопительного сум