Преобразователь форматов данных

 

Изобретение откосится к вьянслительной технике и может быть использовано при построении устройств согласования 38М с различными форматами представления данных. Целью изобретения является расширение класса решаемых задач за счет обеспечения преобразования данньк со знаком порядка, а также упрощение преобразователя. Поставленная цель достш ается тем, что в преобразователь форматов, содержащий блок 1 сдвига, счетчик 2 порядка, коммутатор 3 мантиссы, блок 4 управления, триггер 5 знака мантиссы, элемент HCItW-lATOlilEE Шт 7, дополнительно введен элемент ИЛИ 6.1 ил.

ц11 Н 03 М 7/12

ГОСУДАРСТЯЕННЫЙ КОМИТЕТ

ДО ИЗОБРЕТЕНИЯМ И ОТНРЬГГИЯМ

APH ГКНТ СССР (21 ) 4 044 91 2/24-24 (22) 14.01,8б (46) 15.03.89. Бюл. Р 1О

{71) Институт кибернетики к . В.H. Глушкова (72) В.П. Боюн и Ш,И. Мамедов (53) 681,325(088.8) (56) Авторское свидетельство СССР

В 1 092490, кл. Н 03 М 7/1 2, I 984 .

Авторс .ое свидетельство СССР Ф 1418909, кл. Н 03 М 7/12, 1985. (54) ПРЕОБРАЗОВАЛ .ЛЬ ".ЮРМАТОВ ДАННЫХ (57) изобретение относится к Выч ис лительной технике и может быть нс8 8 2345 6 7ЮУ10066Ф6 пользавано при построении устройств согласования ЗВМ с различными форматами представления данных. Целью изобретения является расширение класса решаемых задач за счет обеспечения преобразования данных со знаком порядка, а также упрощение преобразователя. Поставленная цель достигается тем, что в преобразователь форматов, содержащий блок сдвига, счетчик 2 порядка, коммутатор 3 мантиссы, блок 4 управления, триггер 5 знака мантиссы, элемент

ИС1(Л6ЧАН)1Ш.Е ИЛИ 7, дополнительно введен элемент KIN б, 1 ил.

I йбб01 2

Изобретение относится к цифровой вычислительной технике H может быть испОльзовано при построении устройств согласования ЭВ?1 с различными форматами представления данных.

Цель изобретения - ): Bсширение

:::".лясса решаемых задач .=.а счет обеспечения преобразования данных со знаком порлдкар а также упрошение преобра- Ю э он а тел я

На чертеже приведена блок-схема предлагаемого преобразсвателя форма. оз данных, Преобразователь содержит блок

15 сдвига,, счетчик 2 порядка, коммутатор 3 мантиссы, блок 4 управления, -p:;-Itr" ер 5 знака мантиссы, элементы ."1П.? 6, ИСКЛЮЧЛ?ОП?1".Е ИЛИ 7, выход 8 разрешения приема, выход 9 занятоI iI выход 1 О раз)решен "H выдач и .зход . . : "окончания прие|я, тактовый

П,.ринцип построения и работу пред лагземого преобразователя рассмотрим ня примере преобразования формата данных СМ ЗВ?? в форма г "C ЭВИ .

Двоичные числа с плявнющей зяня той в (кзрмате С3 ЗВ?? (модели С??-2, CN-! 210), представляются следующим

ЗО образом. "1 разряд — знак мантиссы, 23 разряда — манти са., 7 разрядов порядок > 1 разряд — знак порядка р

Основание системьг С 1И гения в Аормяте С?? ЗВ)й принято .равным 2, по=..òo-. му нОрмялизация чMcori ссуществляетсл с точ -::,гзстью до I раз.ряуа.

)"..оложительная мантисса и положительный порядок предстявллютсл в

4ь и ;мом коде с0 знаковыми )зязрядами рав."!ьгми ФО", Отрица"".åëüíäÿ мантисс:а и атрицатег.ьный порядок представляются в дополнительном коде со знаttt tt кОвыми ряэрядями „зявньми . Пред

45 пспягяетсл, что зяпятяя и мянтиссе фиксир-; òñ - непосредственно слева от ее старшей цифры, Диапазон представления нормализованных чисел (по абсолютному значенгоо) находится в пределах от 2 уО 2

Двоичные числа с плавающей зяпя -.oé в гзорм:-гте ЕС ЭВИ представляютел следуюц!и) образ ом !I )Ià Iряц — знак

1ислз I pa=-:рядов — смещенньгй ïîpÿдок, 2>3 разряда — мантисся.

ОсигЗВЯНр Е O ÈÑ "i ЕМЫ СЧ1К ЛЕНИя В г1 эт";:, формате принято равнь)м 2 =- 16„ поэтому нормализация чисел осуществляется с гоч: остью до тетрады. Порядок ч ясел представляется увеличением на 2 = 54, т. е. смещенным на числовой ос и гз псложительном нап равлении на 6 разрядов, в результате чего вс=. порядки являются положительными. Пол зжитегсьные и отрицательные числа с плавающей запятой (их смещенные порядки: и мантиссы) во всех моделях ЗВ?? единой системы в оперативной памяти хранятся в прлмом коде.

Знак числа Определяется по значению двоичной цифры в первом старшем разряде смещенного порядка.

Диапазо.-" представления нормализованных шес онадцатиричных чисел (по абсол-:отному значению) определяется пределами от 6 " по 16, т.е„эначитегп но ш.яре, чем диапазон представления чисел в формате С?? ЭБ??.

Преобразователь работает следующим образом.

При п здключении входного кода и и И подаче сигнала Разрешение приема по входу осуществляется запись нулевого раз.зяда )знак числя) в нулевой (знаковый) ряэряц блока 1 сдвига, 1 — 23 раз?зядОВ - Б ?А -разрядный блок 1 сдвига,п)ричем в -4-й разряд вcerqa эаписывяетсл "О ), тридцать первого разряда (знак позядка) в знаковый разряд счетчика 2 порядка, 24 — ЗО разрядов порядка — во 2 — 8 разрлды счетчика 2 горядка, в 1 разряд счетчика 2 порядка при этом записывается "О" „Нулевой )зазряд вхоуного кода записывается также в триггер блока lt yr,равления, Сигнал 8 Разрешение приема, пос ".упивший также в блок 4 управления подготавливает -".ro к работе и выдает сигнал

"Занято ня. вьгход 9, предупреждал источник входной информации о занятости ус 1 ройства

Знак мя тиссы по.выходе совпадает с.о знаком входяof О -числа, поэтому он однозначно отображаетсл ч ерез знаковый раз р:::.д мантиссы на выход. Отрица-.ельный псрядок числя в исходном формате представляется в,дополнительном ходе с единицей в энаковсм разряде порядка, а положительный — в прямом коде с кулем в знаковом разряде порядка,, поэтому первый разряд сме-, щенного порядка в преобразованном

012 4 разрядами, а в выходном — 24 разрядами, поэтому в 24-й разряд блока сдвига записывается "0" и для этого разряда расширен коммутатор 3 мантиссы.

В случае отрицательной мантиссы с помощью коммутатора 3 мантиссы осуществляется вьдача на выход преобразователя инверсного значения мантиссы.

При отрицательном порядке единичный выход знакового разряда счетчика 2 порядка подается на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 ° Если дополнительный старший разряд счетчика 2 порядка находится в 1, то во второй разряд выходного формата вьдается "0", а если дополнительный старший разряд счетчика 2 порядка находится в нулевом состоянии, то во второй разряд выходного формата через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7 вьдается "1" и н первый разряд выходного смещенного порядка через элемент 6 выдается "0".

При положительном порядке единица с инверсного выхода знакового разряда счетчика 2 порядка через элемент ИЛИ 6 вьдается на ныход 1 разряда выходного формата. Ввиду того, что н выходном формате порядок числа смещен в положительном направлении и все порядки являются положительными, а "l и "О" н первом разряде смещенного порядка свидетельствуют соответственно о положительном и отрицательном порядках, то но всех случаях, кроме случая, когда порядок в выходном формате равняется "0", знаковый разряд счет— чика 2 порядка иннертирует свое значение на противоположное. Элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 7 управляет вторым разрядом выходного смещенного порядка в зависимости от состояний знакового разряда и дополнительного старшего разряда счетчика 2 порядка.

После того, как выходной код будет принят приемником информации, из него должен поступить сигнал

"Окончание приема" по входу 11, который сбрасывает блок 4 управления в нулевое состояние, снимает сигнал занятости по выходу 9, после чего устройство готово к приему нового числа.

1466 формате определяется как инверсия

3l разряда порядка входного числа °

При переходе от двоичного основания к шестнадцатиричному для полу5 чения целого значения шестнадцатиричного смещенного порядка требуется выполнить сдвиги вправо содержимого блока 1 нормализации мантиссы с добавлением единиц в счетчик 2 порядка до i0 тех пор, пока два младших его разряда. не станут равными "0".

Если логическая сумма младших двух . разрядов счетчика 2 порядка равна

"1", то на первом выходе блока 4 уп- 15 равления появится сигнал разрешения сдвигов (со знаком) содержимого блока l сдвигов вправо и на выходе инкремента блока 4 управления — сигнал для добавления единицы в счетчик 2 20 порядка. Сдвиги в блоке 1 и сложение единиц в счетчике 2 порядка осуществляются под воздействием тактовых импульсон (ТИ) по входу 12 до тех пор, пока логическая сумма двух млад" 25 ших разрядов счетчика 2 порядка не станет равна "0". Количество возможных сдвигов равно 0-3. Когда логическая сумма двух младших разрядов счетчика 2 порядка будет равна "0", 30 снимается разрешающий сигнал с первого и третьего выходов блока 4 уц" равления и блок управления подготавливается для дальнейшей работы. Если младшие два разряда счетчика 2 порядка сразу оказались равными "0", то сложение единиц н счетчике 2 порядка и сдвиги в блоке 1 не производятся.

Отрицательная мантисса в выходном 40 формате должна быть представлена в прямом коде со знаком числа, равным

"1", поэтому после денормалиэации числа блоком 4 управления осуществляется проверка знака входного чис- 45 ла, записанного по входу знака блока 4 упранления. Если мантисса отрицательна, то на второй выход блока управления выдается сигнал декремента для вычитания единицы из содержимого блока 1 . Следующим тактовым импульсом блок управления формирует сигнал "Разрешение выдачи" и подает на выход 1 О преобразователя.

Особенностью преобразования мантиссы является также то, что в исходном коде мантисса представлена 23

1 466т1т

Пример. дол „Поря Знак Число

paç- док поряд рядка

Знак ман- Мантисса тиссы

Ис хадньтй код

О 10100000000000000000000 0110110 О 5, 2

5 4

О 10100000000000000000000 О 001! 0110

Прием на блок сдвига и счетчик порядка

После денормали-зации

5 16

О 001 01 000000000000000000 0 001 1 1 OOO ю

О 001 01 000000000000000000 1 001 11 0

Вьмодной код

Знак ч и(.ла

Ха рак те рис тика

Мантисса

Пример 2.

Знак мантиссы

Доп . Поря- Знак Число раз- док поряд рядка

Мантисса

-5 2

01 00! 0! 0 1

011 00000000000000000000

Исходный код

Прием на блок сдвига и счетчик порядка

01 000000000000000000000 01 001 О! О

После денормализации

11 0I 1 0000000000000000000 1 01 00011 00

11010111! 1111111111111111 ), 010001100 и! gð j

00101ООООООООООООООООООО О !1 00!-1

После вычитания п1 и

16 "

Выходной код

Знак числа

Характеристика

Мантисса

Преобразование. 16 и 64-разрядньм форматов данных осуществляется анало- 50 гично изложенному, при атом разрядность блока 1 сдвига должна быть уменьшена или увеличена на соотнет"твующее количество разрядов.

<Рормулаизобретения

Преобразователь форматов данных, содержащий счетчик пооядка, блок

< двига, триггер знака мантиссы, коммутатор мантиссы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и блок управления, тактовый вход которого соединен с тактовыми входами счетчика порядка и блока сдвига и с тактоным входом преобразователя, входы мантиссы которого соединены со всеми„кроме младшего, информационными входами блока сдв ига, выходы которого соединены с разрядными входами коммутатора мантиссы, выходы которого являются выходами

Составитель N. Аршавский

Техред А.Кравчук Корректор С. Шекмар

Редактор М. Петрова

Заказ 957/56

Тираж 879

Подл ис н ое

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, K-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. ужгород, ул. Гагарина, 101

14б60 мантиссы преобразователя, выход знака которого соединен с первым управляющим входом коммутатора мантиссы и прямым выходом триггера зйака манб тиссы, инверсный выход которого сое-/ динен с вторым управляющим входом коммутатора мантиссы, вход триггера знака мантиссы соединен с входом знака преобразователя и входом зна- 10 ка блока управления, выходы сдвига и инкремента которого соединены соответственно с входами сдвига и инкремента блока сдвига, выходы занятости и разрешения выдачи блока управления являются соответственно выходами занятости и разрешения выдачи преобра-. о зователя, вход окончания приема которого соединен с входом окончания приема блока управления, первый и --р0 второй входы денормализации которого соединены соответственно. с выходами двух младших разрядов счетчика порядка, входы младших разрядов которого соединены с входами порядка преобразо- 25 вателя, выход инкремента блока управления соединен с выходом инкремента счетчика порядка, прямые выхоцы двух старших разрядов которого Сое динены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого совместно с выходами счетчика порядка, кроме выхоцов двух старших и двух младших разрядов, являются выходами младших разрядов характеристики преобразователя, отличающийся тем, что, с целью расширения класса решаемых задач за счет преобразования данчых со знаком порядка и упрощения преобразователя,в него введен элемент ИЛИ, первый вход которого соединен с инверсным выходом старшего разряда счетчика порядка, второй вход соединен с прямым выходом предстаршего разряда счетчика порядка, а выход элемента ИЛИ яв яется выходом старшего разряда характеристики преобразователя, ьход знака порядка которого соединен с входом старшего разряда счетчика порядка, вход предстаршего разряда которого и вход младшего разряда блока сдвига соединены с входом логического нуля пре" образователя.