Экстраполятор
Изобретение относится к вычислительной технике и может быть использовано для восстановления дискретной по времени функции, заданной в виде кодов. Цель изобретения - повышение точности и плавности экстраполяции. С этой целью в экстраполятор, содержащий элемент 1 задержки, регистры 2,3, сумматоры 7,8, преобразователь 11 код-частота, счетчик 12 и умножитель 10, введены регистр 4, сумматоры 5, 6 и умножитель 9. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛ ИСТИЧЕСНИХ
РЕСПУБЛИН (19) (И) (51)4 0 Об F 15/353
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ .ПРИ ГКНТ СССР
ОПИСАНИЕ И3ОБРЕТЕНИЯ;
К А BTOPCHOMY СВИДЕТЕЛЬСТВУ ции, (21 ) 4347308/24-24 (22) 19.10.87 (46) 15,12,89 ° Бюл, Р 46 (32) Г,F.Подпаркин, А,А,Пастушенко, М,Т.Козицкая и И.А,Тугучева (53) 681,325 (088,8) (56) Авторское свидетельство СССР
Р 1177823, кл. Г Об F 15/353, 1984 °
Авторское свидетельство СССР
У 1091171, кл, G 06 F 15/32, 1983 (прототип ) . (54 ) ЭКСТРАПОЛЯТОР
Изобретение относится к вычислительной технике и может быть использовано для восстановления дискретной по. времени функции, заданной в виде кодов, Цель изобретения — повышение точности и плавности экстраполяции, Функциональная схема экстраполятора приведена на чертеже, Экстраполятор содержит элемент 1 задержки, регистры 2-4, сумматоры
5-8, умножители 9,10, преобразователь
11 код — частота и счетчик 12, Экстраполятор работает следующим образом.
При поступлении сигнала синхронизации и входного кода значение последнего записывается в регистр 2, а в регистр 3 переписывается предыдущее значение, Сумматор 5 вычисляет приращение входного кода N(n "Т„ )— — М ((п-1).Т,), которое на сумматоре 7 складывается с корректирующим сигналом, поступающим с выхода умножителя 9, преобразуется,в частоту и пос2 (57) Изобретение относится к вычислительной технике и может быть использовано для восстановления дискретной по времени функции, заданной в виде кодов ° Цель изобретения — повышение точности и плавности экстраполяции, С этой целью в экстраполятор,содержащий элемент 1 задержки, регистры
2,3, сумматоры 7,8, преобразователь
11 код — частота, счетчик 12 и умножитель 10, введены регистр 4, сумматоры 5 6 и умножитель 9 ° 1 ил, (O тупает на счетный вход счетчика 12, на вход управления реверсом которого поступает сигнал со знакового выхода сумматора 7, в зависимости от которого происходит либо суммирование, либо вычитание импульсов в счетчике 2
12, с выхода которого результат экст» и раполяции записывается в регистр 4, Ю и на выходе сумматора 6 формируется 1Я код ошибки экстраполяции, который с Я весом, пропорциональным коэффициен- Я там А1 и А2, поступает на входы сум- >ф» маторов 7 и 8 соответственно в виде корректирующих сигналов, На сумматоре 8 входной код складывается с корректирующим сигналом и записывается в счетчик 12 по сигналу синхронизаФормула и з о б р е т е н и я
Экстраполятор, содержащий элемент задержки, два регистра, два сумматора, преобразователь код — частота, счетчик и умножитель, выход которого соединен с входом первого слагае1529245
Составитель Н.Матвеев
Техред Л.Олийнык
Корректор 3,Лончакова
Редактор N.Öèòêèíà
Тираж 668
Подписное
Заказ 7644/46 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская. наб., д. 4/5 )
11роизводственно-издательский комбинат "Патент", r.Ужгород, ул. Гагарина, 101 мого первого сумматора, выход которо-! го соединен с информационным входом ! счетчика, выход которого является выходом экстраполятора, вход которо го соединен с входом второго слагае мого первого сумматора и информацион-! ным входом первого регистра, выход которого соединен с информационным ходом второго регистра, вход записи оторого соединен с входом синхроизации экстраполятора и входом эле-. ента задержки, выход которого соеинен с входами записи первого регитра и счетчика, счетный вход которо- 15 о соединен с выходом преобразоватея код — частота, выход которого соеинен с выходом суммы второго суммаора, знаковый выход которого соедиен с входом управления реверсом 20 четчика,отличающийся ем, что, с целью повышения точности . плавности экстраполяции, в него ведены третий регистр, третий и четвертый сумматоры и второй умножитель, выход которого соединен с входом первого слагаемого второго сумматора, вход второго слагаемого которого соединен с выходом третьего сумматора, входы первого и второго слагаемых которого соединены с выходами первого и второго регистров соответственно, выход синхронизации экстраполятора,соединен с входом записи третьего регистра, выход которого соедиЪен с входом первого слагаемого четвертого сумматора, выход которого соединен с входами множимых первого и второго умножителей, входы множителей которых являются входами первой и второй констант экстраполятора соответственно, информационный вход экстраполятора соединен с входом второго слагаемого четвертого сумматора, выход экстраполятора соединен с информационным входом третьего регистра,
