Устройство для цифровой фильтрации с автоматической регулировкой усиления

 

Изобретение относится к цифровой обработке сигналов , в частности, цифровой фильтрации, и может быть использовано в различных цифровых устройствах, например, для обработки случайных процессов. Цель изобретения - повышение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят регистр 1, сдвигатель 2, блок 3 определения модуля числа, блок 4 элементов НЕ, коммутатор 5, сумматоры 6 и 7, умножитель 8, группа регистров 9<SB POS="POST">1</SB>...9<SB POS="POST">N</SB>, группа умножителей 10<SB POS="POST">1</SB>...10<SB POS="POST">N+1</SB>, сумматор 11, сдвигатель 12, сумматоры 13 и 14, умножитель 15, группа регистров 16<SB POS="POST">1</SB>...16<SB POS="POST">M</SB> и группа умножителей 17<SB POS="POST">1</SB>...17<SB POS="POST">M</SB>. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

H д BTOPCHOMV/ СВИДЕТЕЛЬСТВУ

1 (21 ) 4366933/24-24 (22) 19.01,88 (46) 23.09,89,Вюл. № 35 (72) Г.А.Руденко и Е.Н.Нещадим (53) 681.32 (088.8) (56) Авторское свидетельство СССР

¹ 734711, кл. G 06 F 15/34, 1978.

Авторское свидетельство СССР

¹- 881987, кл. Н 03 Н 17/04, 1984. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ С АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКОЙ

УСИЛЕНИЯ (57) Изобретение относится к цифровой обработке сигналов, в частности цифровой фильтрации, и может быть ис„„Я0„„1509935 А1

Ю 4 G 06 F 15/353, Н 03 Н 21/00

2 пользовано в различных цифровых устройствах, например, для обработки случайных процессов. Цель изобретения — повышение быстродействия,поставленная цель достигается за счет того, что в состав устройства входят регистр 1, сдвигатель 2,блок 3 определения модуля числа, блок 4 элементов НЕ, коммутатор 5, сумматоры 6 и 7, умножитель 8, группа регистров 9> -9g группа умножителей

У

10„-10ц... сумматор 11, сдвигатель

12, сумматоры 13 и 14, умножитель l5, группа регистров 16 „ ...,„16 и группа умножителей 17 „-17 . 1 ил.

5 4 выхода знака сумматора 6 поступает на управляющий вход коммутатора 5.С помощью блока элементов HE и коммутатора 5 осуществляется умножение на -1 или на +1 сдвинутого на К разрядов в сторону младших корректирующего множителя (;„(2 Г,,) предыдущего такта.

Для того, чтобы умножить число на +1, оно должно остаться неизменным. Для того, чтобы уменьшить число на -1, необходимо знак числа поменять на противоположный, а само число представить в дополнительном коде. Выход знака сумматора 6 управляет коммутатором 5 таким образом, что при положительном значении разницы (A-1Z „, 1) число с выхода сдвига теля 2 через вход коммутатора 5 проходит без изменений. При отрицательном значении разницы (А-tZ „,l ) это же число проходит через блок элементов HF., первый вход коммутатора 5 на вход сумматора 7 уже с инверсным значением знакового разряда и в обратном коде, при этом на вход переноса сумматора 7 поступает сигнал переноса, дополняя обратный код на входе сумматора 7 до дополнительного. Сумматор 7 суммирует зна- . чение числа на своем первом входе со значением корректирующего множителя С, предыдущего такта, поступающее на его вход, и определяет при этом значение корректирующего множителя С текущего такта.

150993

Изобретение относится к цифровой обработке сигналов, в частности цифровой фильтрации, и может быть использовано в различных цифровых устройствах, например, для обработки случайных процессов.

Цель изобретения — повышение быстродействия устройства.

На чертеже представлена структур- 10 ная схема устройства для цифровой фильтрации с автоматической регули.ровкой усиления.

Устройство содержит регистр 1, сдвигатель 2, блок 3 определения мо- 15 дуля числа, блок элементов HF. 4,коммутатор 5, сумматоры 6 и 7, умножитель 8, группу регистров 9,-9, группу умножителей 10,-10,, сумматор

11, сдвигатель 12, сумматоры 13 и 20

14, умножитель 15, группу регистров

16„ — 16 »I pyrmy умножителей 17,-17,„.

Устройство работает следующим образом.

В исходном состоянии содержимое всех регистров устройства равно нулю, что достигается путем подачи соответствующего сигнала на. вход начальной установки устройства. На вход регулирования усиления устройства и вход регулирования диапазона устройства поданы значения соответственно коэффициентов К и P на вход сигнала порогового уровня устройства подается значение А порогового уровня, Выход- 35 ной сигнал устройства равен нулю, т е. 7, = О.

Работа устройства начинается с поступления на информационный вход устройства первого счета входного 40 сигнала. Поступление отсчетов входного сигнала синхронизировано сигналом, поступающим на тактовый вход устройства.

Сначала вычисляется значение кор- 45 ректирующего множителя С . текущего такта.

Сумматор 6 предназначен для определения знака разности сигнала пороI oB0 I о уровня А H модуля B bIxopHo I о сигнала предыдущего такта Е . Mo ll-1 дуль (абсолютная величина) выходного сигнала определяется с помощью блока 3 определения модуля числа, таким образом, что на первый вход суммато 55 ра 6 поступает отрицательно значение -, fZ „ „1I модуля. Таким образом, сумма-, тор 6 выполняет операцию (А-IZ „„ I).

Знак этой разницы sigN(A-IZ „,,1 ) с

Умножитель 8 вычисляет произведение значения входного сигнала Х на значение корректирующего множителя С„, которое затем поступает на вход цифрового фильтра, в состав которого входят первая 9 „-9 и вторая 16,-16 группы регистров, первая

10, -10 „, и вторая 17„-17 „, группы умножителей, сумматоры 11, 13 и 14 и сдвигатель 12. В первом такте работы устройства второе слагаемое равно нулю, а в первом слагаемом будет отличным от нуля только произведение первого откорректированного значения входного сигнала Х, на первое значение корректирующего множителя С,.

Полученное значение выходного сигнала цифрового фильтра У, поступает на вход умножителя,,где умножается на значение С образуя первое выходное значение устройства Е „ .

К

S 15099

На этом первый такт работы устрой- ства заканчивается, Во втором такте на информационный вход устройства поступает значение второго отсчета входного сигнала, значение корректирующего множителя С, предыдущего такта заносится в регистр .1 и начинается процесс вычисления текущего значения C„, а также значений X„, 1О

И И формула изобретения

Устройство для цифровой фильтрации с автоматической регулировкой !5 усиления, содержащее первый сумматор, первый умножитель, коммутатор и блок элементов НЕ, выход которого подключен к первому информационному входу коммутатора, выход которого подключен к первому информационному входу первого сумматора, о т л и ч а ю— щ е е с я тем, что, с целью повьппения быстродействия, в него введены второй, третий,. четвертый и пятый сумматоры, второй умножитель,первый и второй сдвигатели, блок определения модуля числа, первая группа из

И регистров, вторая группа из M регистров (N,M — целые числа, определяю- 30 щие порядок фильтра), первая группа из И+1 умножителей, вторая группа из

M умножителей, регистр, выход которого подключен к второму информационному входу первого сумматора и информа- 35 ционному входу первого сдвигателя,выход которого подключен к входу блока элементов HE и второму информационному входу коммутатора, управляющий вход которого соединен с входом пере- 40 носа первого сумматора и подключен к выходу знака второго сумматора,первый вход которого подключен к выходу блока вычисления модуля числа, выход которого подключен к выходу второго 45 умножителя, первый вход которого соединен с информационным входом регистра, первым входом первого умножителя и подключен к выходу первого сумматора, выход первого умножителя подклю- 50 чен к информационному входу первого регистра первой группы и первому входу первого умножителя первой группы, 35 6 выход которого подключен к первому входу третьего сумматора, выход которого подключен к информационному входу второго сдвигателя, выход которого подключен к первому входу четвертого сумматора, выход которого подключен к информационному входу первого регистра второй группы и второму входу второго умножителя, выход которого является выходом устройства,информационным входом которого является торой вход первого умножителя, выход ,i-гс (т = Г, N-1) регистра, первой группы подключен к информационному входу (i+1)-ro регистра первой группы и первому входу (i+1)-ãî умножителя первой группы, выход которого подключен к (i+1)-му входу третьего сумматора, (N+1)-й вход которого подключен к выходу (N+1)-го умножителя первой группы, первый вход которого подключен к выходу N-ro регистра первой группы, выход $-го ()=1,Ì-1) .регистра второй группы подключен к информационному входу (+1)-го регистра второй группы и первому входу

)-го умножителя первой группы, выход которого подключен к -му входу пятого сумматора, выход которого подключен к второму входу четвертого сумматора, выход М-го регистра второй группы подключен к первому вхо.ду М-го умножителя второй группы, вторые входы 1-го (1=1,m) и К-го (К = 1, М) умножителей первой и второй групп являются соответственно 1-м и К-м входами задания коэффициентов соответственно первой и второй групп устройства, входами задания усиления и диапазона которого являются управляющие входы соответственно первого и второго сдвигателей, тактовые входы регистров первой и второй групп и регистра соединены между собой и являются тактовым входом устройства, входом начальной установки которого являются соединенные между собой установочные входы регистров первой и второй групп и регистра, а второй вход второго сумматора является входом задания порогового уровня устройства.