Устройство для программирования дешифратора

 

Изобретение относится к микроэлектронике и может быть использовано при проектировании и изготовлении запоминающих устройств с резервированием. Цель изобретения - упрощение устройства для программирования дешифратора. Поставленная цель достигается тем, что устройство содержит N-P-N-биполярные транзисторы для пережигания плавких элементов памяти. В режимах записи и считывания информации используются полевые транзисторы. 1 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ кодом адресны..: входов.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4359483/24-24 (22) 28.12.87 (46) 23 ° 12.,89, Бюл. Р 47 (72) В . Н. Мурашев, A.Ë. 1, анкратов, П.В. Леонов и P.À. Ковалев (53) 681.327.6(088.8) (56) Патент СИА N 4441170, кл. G 11 С 11/40, опублик. 1984.

l (54) УСТРОЙСТВО ДЛЯ ПРОГРАММИРОВАНИЯ

ДЕШИФРАТОРА (57) Изобретение относится к микроИзобретение относится к микроэлектронике и может быть использовано при проектировании и изготовлении запоминающих устройств с резервированием.

Целью изобретения является упрощение устройства.

На фиг. 1 приведена электрическая схема устройства для программирования дешифратора; на фиг. 2 — то же, с дополнительным р-п-р-биполярным транзистором.

Устройство (фиг, 1 и 2) содержит полевой ИДП-транзистор 1, двухэмиттерный и-р-и-биполярный транзистор 2, плавкий элемент 3 памяти первой группы, элемент 4 памяти второй группы, прямой адресный вход 5, инверсный адресный вход 6, адресный выход 7, вход

8 разрешения передачи адреса, первый вход 9 установки адреса, шину 10 питания, р-и-р-биполярный транзистор 11 и второй вход 12 установки адреса.

Устройство для программирования дешифратора в режиме резервирования работает следующим образом.

2 электронике и может быть использовано при проектировании и изготовлении запоминающих устройств с резервированием. Цель изобретения — упрощение устройства дпя программирования дешифратора. Поставленная цель достигается тем, что устройство содержит и-р-и-биполярные транзисторы для пережигания плавких лементов памяти.

В реюи.ах записи и считывания информации используются полевые транзисторы. 1 з.,п. ф-лы, 2 ил.

При наличии на адресных входах 5 н

6 кодов адреса с.трпки и столбпа дефектной ячейки памяти в виде логических "О" и "1" на вход 9 подается высокий потенциал (логическая 1"), в результате чего включаются п-р-и-биполярные транзисторы и через их эмит- ы терм, находящиеся под воздействием д низкого потенциала, начинает проте- р кать ток, который иережигает соответствующие плавкие элементы памяти. На входе 8 в режиме программирования поддерживается потенциал, выключающий полевые транзисторы 1, В режиме записи и считывания информации на вход 9 подается низкий потенциал, в результате закрыты все и-р-и-биполярные транзисторы 2 независимо от потенциалов на адресных входах. На вход 8 подается потенциал, А открывающий транзисторы 1, в резуль- тате чего на адресных выходах 7 появляются сигналы, определяемые спстоянием плавких элементов памяти и

1531165

1О

Работа устройства, показанного на фиг. 2, отличается от работы устройства на фиг. 1 тем, что в режиме программирования при подаче на вход

12 высокого потенциала, включается р-и-р-биполярный транзистор 11, образующий с п-р-и-биполярным транзистором тиристор, который более наа дежно пережигает плавкие элементы памяти, так как имеет более низкое выходное сопротивление.

Устройство может быть релиазовано по стандартной КМОП технологии. его преимуществом является упрощение схемы программирования, уменьшение занимаемой площади при практической реализации и на базе его может быть создано резервированное ЗУ с побитным исполнением резервного накопителя.

Формула изобретения

1. Устройство для программирования дешифратора, содержащее полевые транзисторы, первую и вторую группу плавких элементов памяти, о т л и— ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит и-р-п-биполярные транзисторы, базы которых объединены и образуют первый вход устройства, коллекторы биполярных транзисторов объединены и подключены к шине питания, стоки полевых транзисторов образуют адресные выходы устройства, первый эмиттер и-р-и-биполярного транзистора соединен со стоком полевого транзистора и первым выводом плавкого элемента пайяти первой группы, второй эмиттер и-р-и-биполярного транзистора соединен с истоком полевого транзистора и первым выводом плавкого элемента памяти второй группы, затворы полевых транзисторов объединены и образуют вход разрешения передачи адреса устройства, вторые выводы плавких элементов памяти первой и второй групп образуют соответственно прямые и инверсные адресные входы устройства.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что, с целью повышения надежности программирования дешифратора, он содержит группу р-и-р-биполярных транзисторов, коллектора которых объединены и подключены к первому входу установки адреса, базы объединены и подключены к шине питания устройства, эмиттеры объедйнены и образу от второй вход установки адреса устройства.

153! 165

W1ч W Г

+1

1531165

Составитель Б. Венков

Техред H.Äèäûê Корректор С. Черни

Редактор М. Бланар

Заказ 7962/53 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101