Устройство для адресации буферной памяти

 

Изобретение относится к вычислительной технике и может быть использовано в автономных информационно-измерительных системах, предназначенных для длительного и непрерывного накопления информации, например, о динамике измерения параметров окружающей среды в гелиогеофизических исследованиях. Целью изобретения является расширение области применения за счет использования полного объема адресуемого матричного запоминающего устройства при жесткой временной привязке записываемой в него информации. Устройство для адресации буферной памяти содержит первый 1 и второй 2 счетчики, умножитель 4 и первый сумматор 5. Введение в устройство регистра 3 и второго сумматора 6 позволяет путем формирования корректирующего кода непрерывно накапливать информацию, т.е. практически получают неограниченный размер адресного пространства матричного запоминающего устройства. 1 ил.

ССЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) SU Иц рц g С 06 У 1,2/00

ГссудАРстненный нОмитет

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H A BTOPCHOMV СВМДЯТЕЛЬСТВУ

1у

- -1 (21) 4431904/24-24 (22) 30.05.88 (46) 23.04.90. Бюп. № 15 (71) Ленинградский электротехнический институт игл. В.И.Ульянова(Ленина) (72) Н.С.Аничкова и С.С.Соколов (53) 681.327.6(088.8) (56) Авторское свидетсльс.;во СССР № 1399814, кл. G 11 С 8, 00, 1987.

Авторское свидетельство СССР

¹- 1119076, кл. G 1 t С 8/00 1983. (54) УСТРОЙСТВО ДЛЧ АДРЕСАЦИИ БУФЕРНОЙ ПШЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано в автономных информационноизмерительных системах, гредназначеннык для длительного и непрерывного

2 накопления информации, например, о динамике измерения параметров окружающей среды в гелиогеофиэических исследованиях. Целью изобретения является расширение области применения за счет использования полного объема адресуемого матричного запоминающего устройства при .жесткой временной привязке записываемой в него информации. Устройство для адресации буферной памяти содержит первый 1 и второй 2 счетчики, умножитель 4 и первый сумматор 5.

Введение в устройство регистра 3 и второго сумматора 6 позволяет путем формирования корректирующего кода непрерывно накапливать информацию, т.е. практически получают неограниченный размер адресного пространства матричного запоминающего устройства.

1 ил.

1559348

Изобретение относится к устройствам, осуществляющим накопление ин-. формации в процессе длительного физического эксперимента, в ходе которого существенным является фиксация момента временй (московского или мирового) получения каждого единичного результата измерения, и может быть. использовано в гелиогеофизических и 10 медико-биологических исследованиях и экспериментах.

Целью изобретения является расширение области применения устройства за счет использования полного объема 15 адресуемого матричного запоминающего устройства при жесткой временной привязка записываемой в него информации.

На чертеже представлена структурная схема устройства. 20

Устройство для адресации буферной памяти содержит шестиразрядньп шестидесятиричный счетчик 1 минут, пятиразрядньп двадцатичетырехричньпЪ счетчик 2, трехразрядный регистр 3, умножитель 4, восьмиразрядный сумматор

5, трехразрядный сумматор 6, син- хровход 7» вход 8 сброса, адресньп выход 9, установочный вход 1IO.

Входы тр ех старших р а зр ядов тр етьего слагаемого сумматора 5 соедине.ны с соответствующими выходами регистра 3 и входами первого слагаемого сумматора б, на входы второго слагае" мого которого поданы сигналы трехраз- 3> рядного начального корректирующего кода (101), на входы пяти младших разрядов третьего слагаемого сумматора— сигналы логического нуля.

Устройство работает следующим образом.

На вход 8 в 00 00 сут начала работы поступает единичный сигнал начальной установки в нуль счетчиков 1 и 2 и регистра 3. На.вход 7 начинают пос- 45 тупать короткие импульсы от внешнего эталона с периодом одна минута.

Два младших разряда кода адреса меняются по чисто двоичному закону, поэтому >ТН Разряды Не должны подвер гаться дополнительному преобразованию и могут быть непосредственно подключены от внешнего эталона к мпадшим разрядам шины адреса запоминающего устройства (ЗУ) минуя устройство. В сумматоре 5 происходит сложение трех чисел: восьмиразрядного кода минут текущего часа (два старших разряда

его имеют постоянное значение уровня логического нуля), восьми младших разрядов кода числа минут, содержащихся в целом числе часов текущих суток, и восьмиразрядного корректирующего коца, пять младших разрядов которого имеют постоянное значение уровня логического нуля. Код первого числа снимается с выходов счетчика 1, код второго числа получается путем умножения содержимого счетчика 2 ня 60, осуществляемое в умножителе 4.

Код третьего числа формируется следующим образом. В результате воздействия сигнала начальной установки на выходе регистра 3 устанавливаются уровни логической единицы и значение корректирующего кода в первые сутки работы равно нулю. На входах регист" ра 3 устанавливаются значения суммы двух чисел: текущего значения коррек-.тирующего кода с выхода регистра 3 и постоянного значения корректирующего кода (для данного объема ЗУ равно пяти). Таким обра îì,,для первых суток эта сумма равна пяти. По окончанию первых суток сигналом переполнения эта сумма переписывается в регистр, на выходе которого устанавливается новое значение корректирующего кода, равное пяти. В это время на входе регистра 3 устанавливается новая сумма 2 (результат сложения двух трехразрядных чисел 5+5). Эта. сумма переписывается в регистр 3 после окончания вторых суток работы и значение корректирующего кода становится равным двум. Таким образом, на выходе сумматора 5 формируется чисто двоичный код адресации матричного ЗУ, что позволяет полностью использовать объем памяти ЗУ для накопления полезной информации, а также осуществлять жесткую привязку каждого записываемого в ЗУ результата к текущему московскому времени, не затрагивая при этом дополнительного объема памяти ЗУ на хранение кодов временной привязки, что важно для автономных устройств, работающих в условиях, труднодоступных для обслуживания и ремонта и с ограниченными энергоресурсами, и связанных с потребителем только по радиоканалу связи.

Восстановление истинного времени получения результатов, записанных в каждую ячейку ЗУ, возможно на приемном конце нри покадровой передаче накопленной информации, при которой к

5 155934 каждому кадру, содержащему М разрядов измерительной информации, во время сеанса связи пристыковывается служебная информация содержащая код текуУ

5 щего адреса, время сеанса связи в часах и значение корректирующего кода.

Если результат измерения записывается в ЗУ каждую минуту, то таких результатов в сутках 1440. Епижайшее большее значение стандартного объема памяти современных матричных ЗУ вЂ” 2048 ячеек памяти. Таким образом, в устройстве весь объем памяти ЗУ заполняется полностью»

Формула изобр етения

Составитель В.Чеботова.

Техред М.Ходанич

Редактор И.Булла

Корректор А.Обручар

Заказ 838 Тираж 557 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101

Устройство для адресации буферной памяти, содержащее первый сумматор, 20 первый и второй счетчики и умножитель, причем синхровход первого счетчика является одноименным входом устройства, выход переполнения первого счетчика соединен с синхровходом второго 25 счетчика, информационный выход которого соединен с входами умножителя, выход которого соединен с входами вто8 6 рой группы первого сумматора, входы.первой группы которого соединены с информационными выходами первого счетчика, вход сброса которого соединен с одноименным входом второго счетчика и является одноименным водом устройства, выходы первого сумматора являются адресными выходами устройства, о т,и и ч а ю щ е е с я тем, что, с це-, лью расширения области применения устройства за счет использования полно 1

ro объема адресуемого матричного saпоминающего устройства при жесткой временной привязке записываемой в него информации, в устройство введены второй сумматор и регистр, вход сброса которого соединен с одноименным входом второго счетчика, выход переполнения которого соединен с входом записи регистра, информационные входы которого соединены с выходом второго. сумматора, входы первой группы которого соединены с выходами регистра и с входами третьей группы первого сумматора, входы второй группы второго сумматора являются установочными входами устройства.