Устройство для адаптивной временной дискретизации

 

Изобретение относится к телеизмерениям и может быть использовано в тех случаях, когда требуется сокращение избыточности при дискретном представлении сгнала. Цель изобретения - повышение точности и помехоустойчивости устройства. Для этого в устройство, содержащее преобразователь 2 погрешности аппроксимации, ключ 1 и блок 3 сравнения, введены аналого-цифровой преобразователь 4, генератор 5, два блока памяти 6, счетчик 8 адреса, счетчик 12 заявок, мультиплексор 14, делитель 18, блок 19 сравнения, счетчик 20, элементы И 7, регистр 9, инверторы 16, 21, элемент ИЛИ 10, элемент 11 задержки, дифференцирующий элемент 17, триггеры 13, 15, 22. Этим обеспечивается определение средней активности записываемого фрагмента сигнала и передача в канал связи отсчетов предыдущего фрагмента с частотой, пропорциональной его средней активности, что повышает точность при нестационарных входных сигналах и уменьшает влияние помех на выбор передаваемых отсчетов. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5! ) 5 G 08 С 15/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4363081/24-24 (22) 12.01,88 (46) 23 ° 05.90. Бюл. Г 19 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) Б.Я.Авдеев, Л.Н.Бугрова, A.Ë.ÑòåïàHîâ и В.В.Ященко (53) 621.398(088 8) (56) Фремке A.Â. Телеизмерения. - И.:

Высшая школа, !975. с. 230, рис. 7.7. (54) УСТР0ЙСТВО ДЛЯ алаПтИВНОй ВРЕМЕННОЙ ДИСКРЕТИЗАЦИИ (57) Изобретение относится к телеизмерениям и может быть использовано в тех случаях, когда требуется сокращение избыточности при дискретном представлении сигнала. Цель изобретения - повышение точности и помехоустойчивости устройства. Для этого в устройство, содержащее преобразова„„SU„„1566393 A1 тель 2 погрешности аппроксимации, ключ 1 и блок 3 сравнения, введены аналого-цифровой преобразователь 4, генератор 5, два блока памяти 6. счетчик 8 адреса, счетчик 12 заявок, мультиплексор !4, делитель 18, блок

19 сравнения, счетчик ?0, элементы

И 7, регистр 9, инверторы J6, 21, элемент ИЛИ 10, элемент i! задержки, дифференцирующий элемент 17, триггеры 13, 15, 22. Этим обеспечивается определение средней активности записываемого фрагмента сигнала и передача в канал связи отсчетов предыдущего фрагмента с частотой, пропорциональной его средней активности, что повышает точность при нестационарных входных сигналах и уменьшает влияние помех на выбор передаваемых отсчетов. 2 ил.

1566393

Изобретение относится к области телеизмерений и может быть использовано в тех случаях, когда требуется сокращение избыточности.

Целью изобретения является повышение точности и помехоустойчивости устройства.

В предлагаемом устройстве реализован следующий алгоритм. Непрерыв- 10 но осуществляется запись дискретных отсчетов сигнала в память. ОдновреMåнно анализируется активность т ь! Бает ся информа ция из 3-":ол ->е;. .: i ; ранее памяти с частотой, зависящей от средней активности записанного фрагмента.

Таким образом, на выходе устройства имеем кусочно-равномерный поток 20 отсчетов с постоянной задержкой во времени по отношению к входному сигналу и интенсивностью, определяемой средней интенсивностью потока заявок каждого фрагмента. Предвари:"ельная 25 запись текущего фрагмента исключает инерционность между процессом анализа активности сигнала и его передачей, что повышает точность устройства. Регулирование интенсивности выходного потока по средней интенсивности потока заявок снижает влияние помех на определение активности сигнала и на выбор существенных отсчетов. Кусочно-равномерный поток отсчетов менее ";ðóäîåìîê в обработке и сохраняет безизбыточность, присущую устройствам для адаптивной временной дискретизации.

Таким образом в устройстве сигнал 40 представлен в виде кусочно-равномерного потока отсчетов с частотой адаптивной дискретизации, усредненной для каждого фрагмента.

На фиг. 1 представлена структурная 4 схема устройства для адаптивной временной дискретизации; на фиг. 2 временные диаграммь, поясняющие работу устройства.

Устройство содержит ключ 1, преобразователь 2 погрешности аппроксимации (ППА), первый блок 3 сравнения, аналого-цифровой преобразователь 4, генератор 5 импульсов, первый 6.1 и второй 6.2 блоки памяти, первый 7,1 и второй 7.2 элементы И, первый счетчик 8 адреса, регистр 9, элемент

ИЛИ 10, элемент 11 задержки, третий счетчик 12 заявок, третий (счетный) триггер 13, мультиплексор 14 первый триггер 15, первый инвертор 16, дифференцирующий элемент 17, делитель

18., второй блок 19 сравнения, второй счетчик 20, второй инвертор 21, второй триггер 3?, Все элементы устройства являются стандартными, а в качестве делителя

18 могут быть использованы элементы памяти ОЗУ.

Устройство работает следующим образом.

Входной .игнал >:., ) riîñ упает

1-1ервые ох пы пр> обо -,—. а» - пя 2 г- >грешности аппроксимации и ключа

Преобразователь 2 определяет ошибку оценки входного сигнала Х(с ) его моделью.Модуль этой ошибки (фиг. 2а) подается на блок 3 сравнения, на дру. гой вход которого подается уставка максимальной ошибки. При достижении ошибкой установленного значения

Я сигналом "0 (фиг. 2) блок 3 открывает ключ 1, тем самым подавая входной сигнал X(>. ) на второй вход преобразователя 2, -. äå происходит уточнение модели, после чего блок 3 закрывает ключ t. Одновременно с открыванием ключа 1 по сигналу от блока

3, поданному на С-вход триггера 15, в него записывается сигнал "0", постоянно присутствующий íà D-входе (третьем входе триггера 15).

Таким образом, факт срабатывания блока 3 запоминается, что соответствует наличию выборки существенного отсчета. Преобразователь 4 запускается положительным фронтом импульса (фиг. 2в) от генератора 5 и преобразует сигнал X(t ) в код, который подается на вход блока 6. После окончания преобразования преобразователь

4 выдает импульсный сигнал о конце преобразования, который поступает через элементы И 7 на входы записи блоков 6.1 и 6,? памяти. На BTopblx входах элементов И 7,1 и 7.2 присутствуют противофазные сигналы с первого и второго выходов (О и не -Q) . счетного триггера 13, соответственно разрешающие и запрещающие запись.

Положительный фронт импульса от генератора 5 устанавливает счетчик 8 адреса и счетчик 20 в новое состоя" ние, а после прохождения через первый инвертор 16 и дифференцирующий элемент 17 (фиг. 2д) воздействует на

Б-вход триггера t5 и устанавливает

1 5663

30 на ere выходе сигнал 1, если на

npàïûäóöåì такте генератора 5 Г>ыл существенный отсчет. В противном слу чае сигнал íà S-входе триггера 15 подтверждает наличие сигнала н1" на выходе триггера 15 (фиг. 2е). Изменение состояния последнего с 0 на 1" воздействует на вход счетчика

12 заявок и переводит его в новое состояние.

Выходной код счетчика 8 адреса

{фиг. 2ж) воздействует на адресные входы блоков 6,1 и 6.2 памяти. Послепробегания счетчиком 8 адреса всех

1 состояний на выходе переполнения устанавливается сигнал 1н (фиг. 2з). который сбрасывает счетчик 8 адрес» в исходное нулевое состояние. Одновременно сигнал переполнения устанавливает счетный триггер 13 в противоположное состояние, записывает в регистр 9 код с выхода счетчика 12 заявок и сбрасывает последний в нулевое состояние после прохождения через элемент 11 задержки, а также поступает через элемент ИЛИ 10 на вход установки нуля счетчика 20. На адресные входы мультиплексора 14 поступают сигналы g (фиг. 2п) и не-Ц (фиг. 2о) от триггера 13 которые разрешают прохождение на выход мультиплексора 14 кода того блока памяти

6.1 (6.2), запись в который в данный период работы счетчика 8 адреса запрещена.

Код числа заявок, определенный за период между нулевыми состояниями счетчика 8 адреса, поступает с выхода регистра 9 на выход делителя 18, в 40 котором находится отношение максимального количества состояний счетчика адреса 8 к количеству заявок. Результат деления соответствует среднему интервалу между существенными 45 отсчетами, измеренному в периодах генератора 5, и в виде кода поступает на блок 19 сравнения кодов. На блок

19 поступает также код (фиг. 2 и) с выхода счетчика 20, который накапли- 50 вает импульсы, поступающие от генератора 5„ Процесс накопления происходит до тех пор, пока блок 19 сравнения кодов не выработает сигнал равенства (фиг. 2 к), который с его у выхода поступает через элемент ИЛИ

10 на вход сброса счетчика 20 и одно. временнс воздействует через второй инвертор 21 (фиг. 2 л) на S-вход RS93

6 триггера 2?, выходной сигнал которого (фиг. 2 м) воздействует на строби руюций вход мультиплексора 14,. подключая к его входу выход одного из блоков 6.1 (6.2) памяти. Сигнал с выхода дифференцируюцего элемента

17 (фиг. 2 д), воздействуя на R-вход

RS òðèããåðà 22, устанавливает последний в исходное состояние, которое соответствует за крытому мультиплексору 14, т.е. время присутствия выходного кода на выходе мультиплексор:3

14 не превосходит по длительности периода генератора 5.

Длина фрагмента определяется частотой генератора 5 и емкостью счеT чика адреса 8. Частота генератора выбирается из частотных свойств сигнала и допустимой ошибки его представления.

Организация предварительной записи текуцего фрагмента и последуюцая его передача с частотой, пропорциональной не мгновенной, а средней активности сигнала в анализируемом интервале, повышает точность представления широкого класса сигналов в виде дискретных о-,счетов и снижает влияние помех на это представление. формула и з об р е т е н и я устройство для адаптивной временной дискретизации, содержацее преобразовате.-:ь погрешности аппроксимации, первый вход которого объединен с первым входом ключа и является информационным входом устройства, выход преобразователя погрешности аппроксимации соединен с первым входом первого блока сравнения, второй вход которого является задаюцим входом устройства, выход ключа соединен с вторым входом преобразователя погрешности аппроксимации, о т л и ч аю щ е е с я тем, что, с целью повышения точности и помехоустойчивости устройства, в него введены аналогоцифровой преобразователь, второй блок сравяения, счетчики, блоки памяти, регистр, триггеры, мультиплексор, элементы И, элемент ИЛИ, инверторы, делитель, дифференцируюций элемент, элемент задержки и генератор импульсов, выход которого соединен непосредственно с первыми входами первого и второго счетчиков и аналого-цифрового преобразователя и через последо1Б663Я

Составитель И.Бочарова

Редактор В.Петраш Техред Л.Олийнык Корректор M.Ùàðoøè

Заказ 1224

Тираж 441

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-излвтельс кий комбинат 1H YF - ., г, ) RT" opa, gJI, G. арина, 1 01 вательно соединенные первый инвертор и дифференцируюций элемент - с первыми входами первого и второго триггеров, второй вход аналого-цифрового преобразователя подключен к информационному входу устройства, первый и второй выходы аналого-циФрового преобразователя соединены с первыми входами соответственно блоков памяти и элементов И, выходы которых соединены с вторыми входами одноименных блоков памяти, выходы которых соедине".ы соответственнс с первым и вторым входами мультиплексора, первый и вто- 1; рой выходы первого счетчика соединены соответственно с третьими входами первого и второго блоков памяти и входом элемента задержки, первыми

:одами регистра и первого элемента ! 1И, вторым входом первого счетчика входом третьего триггера, первый и второй выходы которого соединены соответственно с вторым входом пер(вого элемента И и третьим входом мультиплексора и вторым входом второго элемента И и четвертым входом мультиплексора, второй вход первого триггера подключен к выходу первого блока сравнения, третий вход является установочным входом устройства, выход первого триггера соединен с первым входом третьего счетчика, второй вход которого подключен к выхОду элемента задержки, выход третьего счетчика соединен с вторым входом регистра, выход которого соединен через делитель с первым входом второ-, о блока сравнения, выход элемента

Vif1L1 соединен с вторым входом второго блока сравнения, выход которого соединен непосредственно с вторым входом элемента ИЛИ и через второй инвертор - с вторым входом второго триггера,. выход которого соединен с пятым входом мультиплексора, выход которого является выходом устройства.