Устройство управления для доменной памяти

 

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах. Цель изобретения - расширение области применения устройства за счет предварительной буферизации записываемых и считываемых данных. Устройство управления для доменной памяти содержит сдвигающий регистр 1 карты годности, элементы И 2,3, накопительный сдвигающий регистр 4, счетчик 5, триггер 6, регистр 7 числа, блок 8 буферной памяти, выходной сдвигающий регистр 9, буферный регистр 10, мультиплексоры 11,12, селектор 13, группу блоков оперативной памяти 14, дешифратор 15, регистр 16 адреса и элемент ИЛИ 17. Изобретение позволяет расширить область применения устройства, поскольку предварительная буферизация обеспечивает возможность наращивания числа параллельно работающих блоков доменной памяти и создает условия для асинхронной передачи слов из накопителя доменной памяти. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИх

РЕСПУБЛИН (51) 5 G 11 С 11/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

2Ф

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4369760/24-24 (22) 25.01.88 (46) 23.05.90. Бюл. N. 19 (72) В.И. Косов, В, Н, Ковалев, А.Д,Жучков, О.Ф.Лашкова, А.И.Савельев, С.Б.Торотенков, О.В.Росницкий и P.À.Ñîêîëîâà (53) 681.327.6 (088,8) (56) Авторское свидетельство СССР

hh 1188788, кл. G 11 С 11/14, 1984, Патент США М. 4225941, кл. 364/900, 1980. (54) УСТРОЙСТВО УПРАВЛЕНИЯ ДЛЯ ДОМЕННОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах. Цель изобретения — расширение области применения устройства эа счет предварительной буфе„„SU „„1566409 А 1 ризации записываемых и считываемых данных. Устройство управления для доменной памяти содержит сдвигающий регистр 1 карты годности, элементы И 2, 3, накопительный сдвигающий регистр 4, счетчик 5, триггер 6, регистр 7 числа, блок 8 буферной памяти, выходной сдвигающий регистр 9, буферный регистр 10, мультиплексоры 11, 12, селектор 13, группу блоков оперативной памяти 14, дешифратор 15, регистр 16 адреса и элемент ИЛИ 17. Изобретение позволяет расширить область применения устройства, поскольку предварительная буферизация обеспечивает воэможность наращивания числа параллельно работающих блоков доменной памяти и создает условия для асинхронной передачи слов иэ накопителя доменной памяти. 1 ил, 1566409

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства управления для запоминающих устройств на цилиндрических магнитных доменах.

Цель изобретения - расширение области применения устройства за счет предварительной буферизации записываемых и считываемых данных.

На чертеже приведена структурная схема устройства управления для доменной памяти.

Устройство управления содержит сдвигающий регистр 1 карты годности. первый 2 и второй 3 элементы И, накопительный сдвигающий регистр 4, счетчик 5, триггер 6, регистр 7 числа, блок 8 буферной памяти, выходной сдвигающий регистр 9, буферный регистр 10, первый 11 и второй 12 мультиплексоры, селектор 13, группу 14 блоков оперативной памяти, дешифратор 15, регистр 16 адреса и элемент ИЛИ 17.

На схеме показаны генератор 18 прямоугольных импульсов, блок 19 задержки, накопитель 20 с блоками 21 доменной памяти, первая группа входов-выходов 22 данных устройства, вход 23 нача 1ьной установки устройства, входы режимов чтения 24 и записи 25 устройства, группа адресных входов 26 устройства и вход 27 опроса устройства.

Устройство работает следующим образом.

Перед началом режимо я записи и чтения по входу 23 подается сигнал начальной установки.

В режиме записи по группе входов-выходов 22 заносится число в регистр 7 числа, код адреса по группе адресных входов 26 заносится в регистр 16 адреса, на входе 25 присутствует сигнал режима записи, а на вход 27 адреса поступает сигнал, переводящий триггер 6 в состояние логической "1", Блоком 19 задержки формируется временная диаграмма работы устройства. С помощью триггера 6 и элемента ИЛИ 17 формируется импульс требуемой длительности, запускающий блок 19 задержки, По сигналам с выходов блока 19 задержки в накопитель 20 передается код адреса массива данных, а коды слов массива из регистра 7 числа заносятся в блок буферной памяти. После заполнения блока 8 буферной памяти массивом данных по сигналу с блока 19 задержки из блоков 21 доменной памяти считываются коды карт годности.

Карты годности поступают ча входы данных первого мультиплексора 11 и поочередно заполняют буферный регистр 10, данные из которого затем поступают в сдвигающий регистр 1 карты годности, По25

55 сле заполнения сдви ающего регистра 1 карты годности на входы управления сдвигом это о регистра и накопигельного сдвигающего регистра 4 начинают поступать импульсы сдвига с генератора 18, Из блока

8 буферной памяти в выходной сдвигающий регистр 9 заносятся коды чисел, которые затем поразрядно поступают на соответствующий вход второго элемента И 3 и стробируются разрядами соответствующей карты годности с выхода сдвигающего регистра 1, После заполнения накопительного сдвигающего регистра 4 слово через селектор 13 передается в соответствующий блок группы 14 блоков оперативной памяти, Здесь осуществляется предварительная буферизация массива данных перед записью его в соответствующии блок 21 доме ной памяти. Номер блока из группы 14 задается дешифратором 15.

После записи очередного слова в соответствую1ций блок опера.ивной памяти буферный регистр 10 и накопительный сдвигающии регистр 4 сбрасываются в начальное состояние сигналом сп счетчика 5.

В буферный регистр 10 через лультиплексор 11 заносятся карты годности из очередl ого 6nol а 21 доменн" и памяти.

Осуществляется запись массива данных в соответствующий блок оперативной памяти группы 14 в соответствии с картами одноcTl1, После окончания формирования массива в группе 14 блоков оперативнои памяти он переписывается в накопитель 20 доменной памяти.

В режиме чтения информации в регистр 16 адреса заносится код адреса массива, по входу 27 поступает сигнал адреса устройства, переводящий триггер 6 в "1". На блоке 19 задержки с помо1цью триггера 6 формируется имчульс требуемой для режима записи длительности, Из блоков 21 доменной памяти в блоки оперативной памяти группы 14 заносятся массивы данных. После накопления массива через мультиплексор 11 в буферный регистр 10 и затем в соответствующий регистр 1 передаются слова карт годности, Поочередно осуществляется вь1борка иэ блоков оперативной памяти группы 14 с помощью второго мультиплексора 12, управляемого дешифратором 15. Слова поступают B накопительный сдвигающий регистр 4 и в соответствии с картами годности через первый элемент I/I 2 заносятся в блок 8 буферной памяти, После окончания формирования лассива данных в блоке 8 буферной памяти осуществляется его вь1дачэ словами через регистр 7 числа на группу входов-выходов 22 дачных устройства.

1566409

Таким образом, изобретение позволяет расширить область применения устройства управления, поскольку предварительная буферизация обеспечивает возможность наращивания числа параллельно работающих блоков доменной памяти и создает условия для асинхронной передачи слов из накопителя доменной памяти

Формула изобретения

Устроиство управления для доменной памяти, содержащее сдвигающий регистр карты годности первый и второй элементы

И, накопительный сдвигающий регистр, счетчик, триггер, регистр числа, блок буферной памяти и выходной сдвигающий регистр, причем выход сдвигающего регистра карты годности подключен к перному входу второго элемента И, группа выходов блока буферной памяти соединена с группой разрядных входов выходного сдвигэющего регистра, выход второго элемента И подключен к первому разрядному входу накопительного сдвигающего регистра, первая группа входов-выходов регистра числа является первой группой входов-выходов данных устройства, о т л и ч а ю щ е е с я тем, что, с целью рэсширенг я области применения за счет предварительной буферизации записываемых и считываемых данных, устроиство содержит буферный регистр, первый и второй лультиплексоры. селектор, группу блоков оперативной памяти, дешифратор, регистр адреса и элемент ИЛИ, приче л группа разрядных входов регистра адреса является группои адресных входов устройства, вход установки в начальное состояние регистра адреса соединен с входом начальнои установки устройства, к которому подключены входы установки в начальное состояние регистра числ буферного регистра, сдвигэющего регистра карты годности, блока буферной памяти. с,етчика, накопительного сднигающего регистра, группы блоков оперативной памяти и первый вход элемента ИЛИ, второй вход которого является пеовым синхронизирующим входом устройства, выход элемента ИЛИ подключен к входу установки в нулевое состояние триггера, выход которого является управляющим выходом устройства, а вход установки в единичное состояние триггера является входом опроса устройства, вход приема регистра адреса подключен к второму синхронизирующему входу устройства, а разрядные выходьi регистра адреса являются адресными выхода ли устройства, вторая группа входов-выходов регистра числа соединена с группой числовых входов-выходов блока буферной памяти. однобитовый числовой вход которого подключен к выходу

55 первого злеMåI/Tà И, первы .ход которогосоединен с выходом сднигающего регистра карты годности, второй вход первого элемента И подключен к вход1 режима чтения устройства, с которым соединен вход режима чтения блока буферной памяти, вход режима второго мультиплексора и вход режима чтения группы блоков оперативной памяти, третий вход первого элемента И соединен с выходом старшего разряда накопительного сднигающего регистра, группа разрядных выходов которого подключена к входам данных селектора, группа управляющих входов которого соединена с группой выходов дешифратора, к которым подключены группы управляющих входов первого и второго мультиплексоров, группа входов дешифратора соединена с группой выходов счетчика, счетный вход которого является третьим синхронизирующим входом устройства, первый управляющий выход счетчика подключен к первому управляющему входу блока буферной памяти, а второй управляющий выход счетчика соединен с входами приема буферного регистра и накопительного сдвигающего регистра, вход управления сдвигом которого подключен к четвертому синхронизирущему входу устройства. с которым связаны второй управляющий вход блока буферной памяти и входы управления сдвигом выходного сдвигающего регистра и сдвигающего регистра карты годности, группа разрядных входов которого подключена к группе разрядных выходов буферного регистра, группа разрядных входов которого соединена с выходами первого мультиплексора, входы данных которого являются входами хранения карт годности устройства, вход приема регистра числа соединен с пятым синхронизирующим входом устройства, вход режима записи блока буферной памяти подключен к входу режима записи устройства, с которым соединены второй вход второго элемента И, вход режи ла селектора и вход режима записи группы блоков оперативной памяти, группа входов-выходов которой является второй группой входов-выходов данных устройства, группа числовых входов группы блоков оперативной памяти подклю:ена к выходам селектора, а группа числовых выходов группы блоков оперативной памяти соединена с входами данных второго мультиплексора, выходы которого подключены к группе разрядных входов накопительного сдвигающего регистра. выход выходного сдвигающего реги=тра соединен с третьим входом второго элемента И.