Устройство цикловой синхронизации
Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости при одновременном упрощении устройства. Устройство цикловой синхронизации содержит регистр 1 сдвига, решающий блок /РБ/ 2, эл-ты И 3,4 и 5, счетчик 6 ошибок, эл-т ИЛИ 7, дешифратор 8 и счетчик 9 тактовых импульсов. Работа устройства состоит из двух этапов: поиск синхрокода и захват синхрокода. На этапе поиска РБ 2 осуществляет поиск основной части /16 бит/ синхрокода с заданным порогом обнаружения /ПО/. Завершением этого этапа является занесение в счетчик 6 значения двоичного кода ошибки, не превышающей заданного ПО, и обнуление счетчика 9. На этапе захвата РБ 2 осуществляет анализ каждого бита синхрокода, следующего после начальных 16 бит, в соответствии с состоянием счетчика 9. Завершением этого этапа является обнаружение синхрокода, если после отсчета счетчиком 9 15 импульсов код ошибки в счетчике 6 не превышает ПО, или принудительное обнуление счетчика 9. Оно происходит либо от дешифратора 8, если значение кода ошибок в счетчике 6 превысило значение ПО, либо от эл-та И 5, если на этапе захвата вновь обнаружена основная часть синхрокода. Цель достигается за счет использования ПО на этапе поиска синхронизма. 1 ил.
СОЮЭ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН
Щ)5 Н 04 Ь 7/04
ОПИСАНИЕ ИЗОБРЕ2ЕНИЯ к ABTQPGHQMY сВи4 теЗчьстВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4370322/24-09 (22) 25.01,88 (46) 23.05.90. Бюл. У 19 (72) Е,А. Лурмухин и К,В.Королева ,(53) 621.394,662,2 (088,8) (56) Мартыйов Е.М. Синхронизация в системах передачи дискретных сообщений, М.: Связь, 1972, с. 700, рис. 11,11.
Авторское свидетельство СССР
М 866773, кл Н 04 Ь 7/04, !979. (54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦ1И (57) Изобретение относится к электросвязи, Цель изобретения - повышение помехоустойчивости при одновременном упрощении устр"ва. Устр-во цикловой синхронизации содержит регистр 1 сдвига, решающий блок (РБ) 2, эл-ты И 3, 4 и 5, счетчик 6 ошибок, эл-т ИЛИ 7, дешифратор 8 и счетчик 9 тактовых импульсов. Работа устр-ва состоит иэ двух этапов: поиск синхрокода и захват синхрокода, На этапе поиска РБ 2
„,SU„„1566500 А 1
2 осуществляет поиск основнои части (16 бит) синхрокода с заданным порогом обнаружения (ПО) ° Завершением этог0 этапа является занесение в счетчик
6 значения двоичного кода ошибки, не превышающей заданного ПО, и обнуление счетчика 9. На этапе захвата РБ 2 осуществляет анализ каждого бита синхрокода, следующего после начальных 16 бит, в соответствии с состоянием счетчика 9. Завершением этого этапа является обнаружение синхрокода, если после отсчета счетчиком 9
15 импульсов код ошибки в счетчике 6 не превышает 110 или принудительное обнуление счетчика 9. Оно происходит либо от дешифратора 8, если значение кода ошибок в счетчике 6 превысило значение ПО, либо от эл-та И 5, если на этапе захвата вновь обнаружена основная часть синхрокода, Цель достигается эа счет использования ПО на этапе поиска синхроннэма, 1 ил.
1566500
Изобретение относится к электросвязи и может быть использовано для помехоустойчивого выделения сигналов цикловой синхронизации в системах пере5 дачи дискретной информации.
Цель изобретения — повышение помехоустойчивости при одновременном упрощении устройства °
Устройство содержит регистр 1 сдви-1О га, решающий блок 2, элементы И 3-5, счетчик 6 ошибок, элемент И1И 7, дешифратор 8 и счетчик 9 тактовых импульсов.
Устройство работает следующ»м образом.
Двоичные»»нформационйые посылки, получаемые иэ канала связи > поступают на вход регистра 1 сдвига, Параллельйые выходы всех разрядов регистра 1 соединены с входами решающего блока
2, Циклический синхрокод, который должно обнаруживать устройство, содержит п бит, из которых m начальных бит составляют его основную часть. 25
Решаюир»й блок 2 производит анализ каждой m-разрядной комбинации, возникающей на выходах регистра 1, Решающий блок 2 представляет собой постоянное з апоминающее устройство, которое выполняет функцию сравне»ыя кода, поступающего на его адресные входы с эталонным кодом синхропоследовательности эа счет соответствующего программирования, При этом задает35 ся порог обнаружения синхрокода, т, е. допустимое число бит принимаемого синхрокода, которое может не совпадать с эталоном.
Если ошибка в анализируемой синхро-4 группе не превышает порога обнаружения, на третьем выходе решающего блока 2 появляется сигнал параллельного ввода, который через элемент И5 производит эапись в счетчик 6 К-разряд45 ного кода ошибки, который формируется на выходах с 4-ro по (Ко3)-й решающего блока 2, Код ошибки представляет собой двойное значение числа бит анализируемой синхро группы, несовпадающее с эталоном, Элемент И 5 тактируется импульсной последовательностью, задержанной по отношению к тактам сдвига регистра 1, Одновременно с записью кода ошибки в счетчик 6 через элемент ИЛИ 7 происходит фазирование счетчика 9 путем установки его в нулевое состояние, Следую»ш»й тактовый импульс сдвигает на один шаг анализируемую последовательность и устанавливает счетчик
9 в состояние "l". Решающий блок 2 анализирует поступивший в регистр I (m+1)-й разряд синхрокода и состояние выходов счетчика 9, При наличии ошибки в (m+I) ì разряде синхрокода на втором выходе решающего блока 2 появляется сигнал очередной ошибки кода, который» тактируется на элементе И 4 импульсом сдвига и поступает на счетный вход счетчика 6 ошибок. Когда код ошибки в счетчике 6 превышает допустимое значение, дешифратор 8 вырабатывает сигнал фаэировки счетчика 9, который через элемент HJIH 7 поступает на R-вход счетчика 9 и устанавливает
его в нулевое состояние. В этом случае повторяется описанный цикл поиска синхрокода, Если в тече)юе n-m тактов сдвига после первой фазировки счетчика 9 значение ошибки синхрокода, формируемое счетчиком 6, не превышает допустимого значения, то на первом выходе решающего блока 2 формируется сигнал обнаружения синхрокода, который поступает на элемент И 3. На второй вход элемента И 3 с дешифратора 8 поступает сигнал отсутствия ошибки синхрокода. На выходе элемента И 3 формируется сигнал конца синхрокода.
Для примера рассмотрим циклический синхрокод 111110001101110
1010000100101100, в котором каждый последующий бит, начиная с 6, обра-. зован по закону à.=a. Оа., где -» >- 3 знак Q означает сложение по mod 2, а первые пять бит задаются при кодиров а>ыи, Длина синхрокода и составляет 31 бит. Минимальная основная часть этого синхрокода имеет длину 14 бит, При этом каждое последующее кодовое слово, образованное при сдвиге на один такт, отличается от предыдущего на величину d)r2a+ I, I I 11 l000110l I I — первое кодовое сло во
1 1 110001 10 11 10 — второе кодовое слово (d=5), lll000110I110l — третье кодовое слово (4=6) и т,д, В этом случае оставшаяся часть синхрокода составляет 17 бит, Выбирают длину основной части синхрокода m=16. В этом случае оставшаяся часть синхрокода составляет и-m= 15 бит, Для пересчета 15 символов
5 1 566500 6 не обходим четырехразрядный счетчик.
Анализ рассматриваемого сивхрокода может осуществляться на двух ПЗУ типа 556 РТ6, формул а изобретения
Апгоритм работы устройства состо5 ит из двух фаз: фазы поиска синхрокода; фазы захвата синхрокода, На этапе поиска решающий блок 2 осуществляет поиск основной части синхрокода (16 бит) с заданным порогом обнаружения, Завершением фазы рога обнаружения на этапе поиска синхронизма. поиска является занесение в счетчик
6 значения двоичного кода ошибки, не превышающей э «данного поро ra, и обнуление счетчика 9 тактовых импульсов °
На этапе захвата решающий блок
2 осуществляет анализ каждого би20 вым входам соответственно третьего и второго элементов И, вторые входы которых являются соответственно перСоставитель В, % куцкий
Техред И.Дидык Корректор О.Кравцова
Редактор О. Головач
Заказ 1229
1 lод I IH C II() E
Тираж 523
ВНИИПИ Государственного комитета по изобретениям и открытиям ири ГКНТ СССР
113035, 11осква, Ж 35, Раушская наб., д. /5
Производственно-издательский комбинат "Патент", r.Óæãîðëä, ул. агарина, 101 та синхрокода, следующег о после начальных 16 в соответствии с состоянием счетчика 9 тактовых импульсов, Завершением фазы захвата является об наружение синхро кода, если по сле отсчета счетчиком 9 пятнадцати им- 25 пульсов код ошибки в счетчике 6 не превышает порога обнаружения, или принудительное обнуление счетчика тактовых имггульсов 9, либо от дешифратора 8, если значение кода ошибок в счетчике 6 превысило значение порога обнаружения, либо от элемента
И 5, если же на этапе захвата вновь обнаружена основная часть синхрок ода. Последнее означает, что ранее обнаружен35 ная основная часть синхрокода была обнаружена ложно. 1!ри правильном обнаружении начальной части синхрокода занесение кода в счетчик ошибок не произв водится, 10
Таким образом, предложенное устройство обеспечив ает повышение помехоустойчивости за счет использования поУстройство цикловой синхронизации, содержащее счетчик ошибок и три элемента И, причем выход первого элемента И является выходом устройства, выход второго элемента И соединен с входом элемента ИЛИ, выход которого подключен к установочному входу счетчика тактовых импульсов, а первый вход первого элемента И соединен с выходом дешифратора, и т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости при одновременном упрощегыи устройства, в него введены регистр сдвига и решающий блок, первая группа входов которого соединена с выходами регистра сд«ига, вторая группа входов подключена к выходам счетчика тактовых импульсов, первый выход решающего блока соединен с вторым входом первого элемента И, второй и третий выходы подключены к первым и «торым тактовыми входами устройства третьего и второго элементов И, а «ыходы подключены соответственно к счетному входу и «ходу Исходное состояlrl:е счетчика ошибок, «ходы которого соединены с выходами "Код ошибки" решающего блока, а «ыходы счетчика ошибок подключены к входам дешифратора, выход которого соединен с инверсным входом элемента г1;1И, счетные входы регистра сдвига и счетчика тактовых импульсов соеди ие ны с «торым входом третьего элемента И. Ц!,
