Отказоустойчивое запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано при разработке интегральных микросхем памяти, вычислительных машин и устройств. Цель изобретения - расширение области применения устройства за счет возможности коррекции данных. Отказоустойчивое запоминающее устройство содержит накопитель 1, вход обращения 2, сумматоры 3 по модулю два, первый регистр 4, адресные 5 входы, первый 6 вход задания режима, мультиплексоры 7, информационные 8 выходы, демультиплексоры 9, элементы ИЛИ 10, второй регистр 11, информационные 12 входы и второй 13 вход задания режима работы устройства. При появлении одиночного отказа (или дефекта) работоспособность памяти восстанавливается ("Исправно") и лишь при повторном отказе возможна потеря работоспособности ("Отказ"). 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)л G 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4273049/24-24 (22) 01,07.87 (46) 30.06.90. Бюл. th 24 (71) Рыбинский авиационный технологический институт (72) M.À.Ãëàäøòåéí (53) 681.327,6 (088.8) (56) Микропроцессорные комплекты БИС на основе интегральной инжекционной логики./Под ред. Э .П,Калосикина. М.: Радио и . связь, 1984, с. 135.

Авторское свидетельство СССР

/Ф 1300563, кл. G 11 С 7/00, 1984. (54) ОТКАЗОУСТОЙЧИВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано при

„„5U„„1575239 А1 разработке интегральных микросхем памяти, вычислительных машин и устройств.

Цель изобретения — расширение области применения устройства за счет возможности коррекции данных. Отказоустойчивое запоминающее устройство содержит накопитель 1, вход 2 обращения, сумматоры 3 по модулю два, первый регистр 4, адресные входы 5, первый вход 6 задания режима, мультиплексоры 7, информационные выходы 8, демультиплексоры 9, элемент ИЛИ 10, второй регистр 11, информационные входы

12 и второй вход 13 задания режима работы устройства. При появлении одиночного отказа (или дефекта) работоспособность памяти восстанавливается (" Исправно" ) и лишь при повторном отказе возможна потеря работоспособности("Отказ" ). 2 ил.

1575239

20

40

Изобретение относится к вычислительной технике и может быть использовано при разработке интегральных микросхем памяти, вычислительных машин и устройств.

Цель изобретения — расширение области применения устройства за счет возможности коррекции данных, На фиг,1 изображена функциональная схема предлагаемого устройства; на фиг.2— алгоритм обслуживания устройства.

Устройство содержит накопитель 1, вход 2 обращения, сумматоры 3 по модулю два, первый регистр 4, адресные входы 5, первый вход 6 задания режима, мультиплексоры 7, информационные выходы 8, демульгиплексоры 9., элемент ИЛИ 10, второй регистр 11, информационные входы 12 и второй вход 13 задания режима работы устройства.

Устройст=.о в составе ЭВМ работает следующим образом.

Периодически (т,е. в результате цикличности вычислений или в результате прерывания от таймера) ЭВМ исполняет подпрограмму в соответствии с алгоритмом обслуживания (фиг.2).

В начале 3ВМ исполняет блок "Установить корректирующее слово адреса 00 ... 0".

При этом на шине адреса и соответственно на адресных входах 5 устройства будет установлен код 00 ... О. После выдачи по шине управления активного сигнала, сигнал поступает на первый вход б задания режима устройства, в результате чего в первый регистр будет записан код 00.„0, Затем ЭВМ выполняет программный блок "Установить корректирующее слово данных 00 ... 0".

Этот процесс протекает аналогично, с той лишь разницей, что код 00 ... 0 выдается по шине данных и поступает на информационные входы 12 устройства, а активный сигнал шины управления ЭВМ поступает на второй вход 13 задания режима устройства, В результате происходит запись кода во второй регистр 11, Выполнением этих операций реализуется установка исходного состояния устройства. При этом (поскольку на первых входах сумматсров 3 по модулю два установлены нулевые потенциалы с выходов первого регистра 4) адрес с адресных входов 5 устройства на адресные входы накопителя 1 проходит без изменений. Поскольку на управляющие входы демультиплексоров 9 также поступают нулевые потенциалы с выходов второго регистра 11, то разряды шины данных ЭВМ с информационных входов 12 устройства будут поступать через г.ервые выходы демультиплексоров 9 на основные информационные входы накопителя 1, При этом к выходам 8 устройства мультиплексоры 7 подключают основные выходы накопителя 1, так как на управляющих входах мультиплексоров 7 также установлены нулевые потенциалы.

Затем выполняется программный блок

"Тестировать рабочую зону памяти". В процессе исполнения этого фрагмента программы обслуживания ЭВМ выполняет неразрушающий тест рабочей зоны (предполагается, что в адресном пространстве имеется хотя бы одна неиспользуемая ячейка), В результате теста возможно несколько ситуаций, которые анализируются следующими программными блоками. Если в результате выполнения блока "Память исправна?" выясняется, что этот факт имеет место, то выполняется блок "Индицировать исправно" и подпрограмма обслуживания заканчивается. В противном случае происходит проверка "Дефект разряда-?", Если результат проверки отрицательный, то имеет место дефект адреса, поэтому реализуется процедура подбора корректирующего слова адреса. Эта процедура состоит в циклическом повторении блоков "Корректирующее слово адреса 111 ... 1?", "Инкрементировать корректирующее слово адреса", В каждом цикле этой процедуры происходит изменение корректирующего слова адреса в первом регистре 4, В результате меняется адрес дефектной ячейки накопителя 1 по отношению к адресным входам 5 устройства за счет действия сумматоров 3 по модулю два. Так будет продолжаться до тех пор, пока дефектная ячейка накопителя 1 не выдвинется в неиспользуемую зону адресного пространства, т.е, тест рабочей зоны памяти покажет, что память исправна, либо пока не будут исчерпаны все возможные комбинации слова адреса, В последнем случае восстановить работоспособность невозможно (например, дефектная зона шире неиспользуемой зоны памяти) и поэтому выполняется блок "Индицировать: "Отказ", Если же в процессе выполнения блока выяснится, что имеет место дефект разряда накопителя 1, то ЭВМ перейдет к выполнению операций по коррекции данных, Прежде всего следует проверить, использован ли дополнительный разряд, Это выполняется в процессе реализации блока "Корректирующее слово данных 00 ... 0?". Дефект, выявленный тестом, устраним путем выполнения блока

"Установить "1" в дефектном разряде корректирующего слова данных". B результате произойдет переключение демультиплексора 9 и мультиплексора 7 соответствующих дефектному разряду, Соответствующий разряд информационных входов 12 устройства через второй выход демультиплексора 9 и

1575239 элемент ИЛИ 10 подключится к дополнительному информационному входу накопителя 1, а дополнительный выход накопителя

1 через соответствующий мультиплексор 7 подключится к одному из выходов 8 устройства. Иначе говоря, произойдет замещение дефектного разряда накопителя 1 дополнительным. Таким образом, при появлении одиночного отказа (или дефекта) работоспособность памяти восстанавливается ("Исправно") и лишь при повторном отказе возможна потеря работоспособности, Формула изобретения

Отказоустойчивое запоминающее устройство, содержащее накопитель, вход обращения которого является одноименным входом устройства, сумматоры по модулю два, выходы которых соединены с адресными входами накопителя, первый регистр, выходы которого соединены с первыми входами сумматоров по модулю два, информационные входы первого регистра соединены с вторыми входами сумматоров по модулю два и являются адресными входами устройства, вход синхронизации первого регистра является первым входом задания режима устройства, о т л и ч а ющ е е с я тем, что, с целью расширения области применения устройства за счет возможности коррекции данных, в него введены демультиплексоры, второй регистр, 5 элемент ИЛИ и мультиплексоры по числу разрядов накопителя, выходы мультиплексоров являются информационными выхода- ми устройства, первые информационные входы мультиплексоров соединены с выхо10 дами накопителя, вторые информационные входы мультиплексоров обьединены и подключены к выходудополнительного разряда накопителя, первые выходы демультиплексоров соединены с информационными вхо15 дами накопителя, выход элемента ИЛИ соединен с входом дополнительного информационного разряда накопителя, входы элемента ИЛИ соединены с вторыми выходами демультиплексоров, выходы второго регисг20 ра соединены с управляюгцими входами мультиплексоров и демультинлексоров, информационные входы второго регистра соединены с информационнь:ми входами . демультиплексоров и являются информаци25 онными входами устройства, вход син.;ронизации второго регистра является::ор ;. входом задания режима ус-.ройстHd

1575239

Составитель Ю;Сычев

Техред М;Моргентал

Корректор Н.Ревская

Редактор А.Ревин

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101.

Заказ 1788 Тираж 485 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5