Запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть ьспочьзовано в цифровых, системах ЭВМ, системах автоматики в качестве сверхоперативного запоминающего устройства. Цель ичобрееннч - повышение быстродействия устройства. Устройгтпо «одержит блок 1 формирователе чаниси, накопитель 4, дешифратор 5 записи, мультиплексоры 8,9 считывания, дешифраторы 10, 11, 12 считывания, Gyrfiep- ные блоки 16,17,18. Устройство ориентировано на использование в качестг сверхоперативного запоминающего устройства при проектировании микропроцессорных систем. 1 ил.

ВООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)5 Г 11 С 1! /00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГКНТ СССР (46) 07.05.91, Вюл. h". 17 (21) 4164368/24 (22) 19.12.86 (72) С.А.ЕФименко, Е.И.Лапицкий, И.И.Петровский, А.В.Прибыльский и В.И.Яковцев (53) 68 1.327(088.8) (56) Hypnra С. Системное проектирование сверхбольших интегральных схем. .И.: Иир, 1985, т. I, с. 8.

Катало" "Hemory prod acts " Фирмы . Иоtorola Semiconductors, 1979, 111вейцария, 58-С79/25.0, р, 3-34. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислиИзобретение относится к вычислительной технике и может быть испольвовано в циФровьм системах ЭВИ, системах автоматики в качестве сверхоперативного запоминающего устройства (СОЗУ) .

Цель изобретения — повышение быстродействия устройства.

На чертеже изображена структурная схема запоминающего устрочства.

Устройство содержит блок 1 Формирователей записи, информационные входы которого являются инФормационными вхо- дами 2 устройства, а управляющии вход является входом 3 синхронизации устройства. Устройство также содержит накопитель 4, дешиФратор 5 записи, инФормационный вход которого является входом 6 "Адрес записи", третий 7, первый 8 и второй 9 мультиплексоры считывания, третий 10, пер1

„.SU„» f 575797 A 1 тельной технике и может быть спользовано в циФровых системах ЭВИ, системах автоматики в качестве сверхоперативного запоминающего устройства.

Цель изобре"ения — повышение быстродействия устройства. Устройство еодержит блок 1 Формирователей записи, накопитель 4, дешиФратор 5 записи, мультиплексоры 8,9 считывания, дешиФраторы 10, 11, 12 считывания, буФерные блоки 16,17,18. Устройство ориен= тировано на использование в качест1. сверхоперативного запоминающего устройства при проектировании мпкропроцессорньх систем. 1 ил. аква вый 11 и второй 12 дешиФраторы очи-.ывания, входы которьм являются соотве1- = ственно входом 13 "Третий адрес считывания, входом 14 "ПервьtA адрес считывания", входом 15 "Второй адрес считывания" устройства. Устройство также содержит третий 16, первый 17 и второй 18 буферные блоки, выходы которых являются соответственно третьим 19, первым 20 и вторым 21 инФормационными 3 выходами устройства. На чертеже o6o- CQ значены первый 22 и второй 23 входы

l задания режима работы устройства и управляющие входы 24-26 устройства.

Работает запоминающее устройство следующим образом. ° вЬ

ИнФормация, поступающая на входы 2 i устройства, может быть записана при . поступлении импульса записи на вход 3 синхронизации через блок 1 в накопитель 4 по адресу, дешиФрируемому де1575797 шифратором 5 записи и поступающему на вход 6, и (или) может быть считана

1ерез мультиплексоры 7,8 и блоки 16, 17 на выходы 19,20 при наличии разрешающего сигнала на входах 22,23 и на управляющих входах 24-26. Информация, записанная в накопитель 4, может быть считана независимо по любому из выходов 19-21 по адресам, задаваемым на. входах 13-15. Сигналы, поступающие на входы 22,23, определяют режим прохождения информации; минуя накопитель

4 или считывание с накопителя 4.

1О

Формула изобретения

Запоминающее устройство, содержащее накопитель, блок формирователей . записи, дешифратор записи, первый и второй мультиплексоры считывания, пер-2О вый и второй дешифраторы считывания, первый и второй буферные блоки, причем информационные входы блока <формирователей записи являются информационНыми входами устройства, выходы бло- 25 ка формирователей записи подключены к информационным входам накопителя, входы выборки которого соединены с выходами дешифратора записи, управляющие входы блока формирователей записи Зо и дешифратора записи объединены и являются входом синхронизации записи устройства, информационный вход дешифратора записи .является входом "Адрес записи" устройства, первая группа выходов накопителя подключена к сооТ ветствующим информационным входам первой группы первого мультиплексора считывания, адресные входы которого подключены к выходам первого дешифратора считывания, вход которого является входом Первый адрес считывания" устройства, вторая группа выходов накопнтеля подключена к соответствующим информационным входам второго мультиплексора считывания, адресные входы которого соединены с выходами второго деипИратора считывания, вход которого является входом Второй адрес считыtt вания устройства, выходы первого и второго мультиплексоров считывания соединены соответственно с информационными входами первого и второго буферных блоков, выходы которых являются соответственно первым и вторым информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия уст ройства, в него введены третий Муль-, типлексор считывания, третий дешифратор считывания и третий буферный блок, выход которого является третьим информационным выходом устройства, первая группа информационных входов третьего мультиплексора считывания подключена к выходам первой группы накопителя, информационные входы второй группы первого и третьего мультиплексоров считывания поразрядно объединены и соединены с соответствующими информационными входами устройства, выходы

Ф третьего мультиплексора считывания подключены к информационным входам третьего буферного блока, адресные входы третьего мультиплексора считывания подключены к выходам третьего дешифратора считывания, вход которого является входом "Третий адрес считывания" устройства, управляющие входы первого и третьего мультиплексоров считывания являются соответственно первым и вторым входами задания режима устройства, управляющие входы буферных блоков являются одноименными входами устройства.

1575797

Составитель В.Рудаков

Техред N.Ходанич Корректор И.Самборская

Редактор Т.Орловская. Заказ 2300 Тираж 354 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С СР

113035, Москва, Ж-35, Раушская наб., д. 4/5 v

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101