Дешифратор

 

Изобретение относится к вычислительной технике, а именно к дешифраторам для запоминающих устройств с резервированием. Цель изобретения - снижение потребляемой мощности дешифратора. Все инверторы в схеме работают от источника питания, используемого в рабочем режиме, а повышенным напряжением питается только один элемент - элемент ИЛИ. 1 ил.

„,Я0„„15946О5

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

РЦ5 С 11 С 11/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4603392/24-24 (22) 09.11,88 (46) 23.09.90. Бюл. К- 35 (72) С.А.Фастов и С.А,Королев (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР

И- 1399816, кл, G 11 C 11/40ý 1987 °

Патент США II 4250570, кл. 365-200, опублик, 1981.

Изобретение относится к вычислительной технике, а именно к дешифраторам для запоминающих устройств с резервированием.

Цель изобретения — снижение потребляемой мощности дешифратора.

На чертеже приведена структурнан схема дешифратора.

Дешифратор содержит первые 1 и вторые 2 инверторы, элемент ИЛИ 3 и логические ячейки 4. Каждая логическая ячейка 4 состоит из элемента

И 5, элементов 6 памяти на плавких перемычках, двух развязывающих элементов 7 и 8, двух формирователей

9 и !0 записи и имеет вход 11 разрешения записи ячейки. Формирователи

9 и 10 содержат стабилитрон 12.

Предложенный дешифратор является резервным цешифратором микросхемы памяти и предназначен для выборки иэ резервного накопителя строк или столбцов. Для установления соответствия между адресом неисправной строки основного накопителя и выби2 г (54) ДЕШИФРАТОР (57) Изобретение относится к вычислительной технике, а именно к дешифраторам для запоминающих устройств с резервированием. Цель изобретения— снижение потребляемой мощности дешифратора. Все инверторы в схеме.работают от источника питания, используемого в рабочем режиме, а повьппенным напряжением питается только один элемент — элемент ИЛИ. 1 ил. раемой резервной строкой в соответствующую логическую ячейку 4 деши - Q) ратора необходимо записать адренеисправной строки основного накоС: пителя путем пережигания плавких перемычек элементов 6. Перемычки элементов 6 пережигаются большим .током, поэтому в каждый момент вре- д мени может пережигаться только одна р из них. Пережигание перемычек эле4ь ментов 6 каждой ячейки 4 производится последовательно, например, начиная с разряда А, и кончая разрядом А„.

Для определенности рассмотрим работу устройства при пережигании перемычек

6, соответствующей разряду А .. В

1 этом случае на информационный вход

А,. подается логический сигнал,соответствующий значению i-го разряда записываемого в ячейку 4 адреса. На все остальные входы, кроме i-го,подаются сигналы, инверсные сигналу на входе А .. Уровень напряжения лог.

fi u подаваемый на вход А., должен

1 быть повьппенным, а на все остальные

1594605 входы — обычным. Порог переключения элемента ИЛИ 3 является повьппенным, поэтому он воспринимает "1" обычного уровня напряжения как 0", В результате на прямом выходе элемента ИЛИ 3 прису ствует сигнал А,, а на инверсном А . Зти сигналы

i- "o разряда подано напряжение, Однако та иэ перемычек элемента 6 i-ro разряда, на которую с инвертора 1 или 2 подан высокий потенциал не перегор. т„ так как закрывается свяэанньтй с ней диод соответствующего раэвязываощего элемента 7 или 8. Вторая

ps перемычек элемента 6 -го разряда перегорит, что свидетельствует о значении i-гo разряда, записываемого в данную ячейку 4 адреса, После программирования на входы

11 всех ячеек 4 подGFTcH низкий уровень напряжения, отключающий формирователи 9 и 10 записи,, которые в рабочем режиме Ia функционирование дешифратора не зпияют, В результате о программирования входы элемента И 5 с помощью неперехокенных перемычек эг-.ементов 6 оказывают .я подключеннымл к выходам инверторов 1 и 2 в соответствии с тем адресом, по которому данная ячейка дешифратора срабатывает. При появлении на .:нформационных входах адреса, з алиса-. -ного в данной ячейке 4, на всех входах элемента оказываются "1". Сигнал выходе данного разряд-.. дешифратора является сигналом выборки данной строкн накопителя.

При этом логический порог инверторов, 1 и 2 может быть обычным (не повышеяным), следоватегьно, и питание их может осуществляться напряжением рабочего режима.

Технико-экономическое преимущество предложенного технического решения состоит в снижении мощности, потребляемой дешифратором, Это достигается за счет того, что все инверторы в схеме работают от источника-питания, исполь;: ;мого в рабочем режиме, а повышенным напряжением питается только один элемент — элемент ИЛИ. формула изобретения

Дешифратop, содержащий первую и вторую группы инверторов,логические ячейки памяти, причем входы инверторов первой группы являются информационными входами дешифратора, а выходы подключены соответственно к входам инверторов второй группы и являются соответственно информационными входами логических ячеек, каждая из которых состоит из элемента И, элементов памяти на плавких перемычках, первого развяэывающего элемента, первого формирователя записи, выход которого подключен h входу первого развязывающего элемента,выходы которого подключены соответствен. но к входам г,ервой группы элемента

И, выход которого является одним из инфо рм ап ионных выходе в дешифратор а, а входы элемента И подключены соответственно к первым выводам плавких перемычек элементов памяти вторые выводы которых подключень; соо" ветственно к инверcHI:IM выхода." инверторов первой и второй групп, о т л и чающий ся тем, что, сцелью снижения готребляемой мощности дешифратора, в него введен элемент

ИЛИ, а в кая пую логическую ячейку второй развязывающий элемент и второй формирователь записи, выход которого подключен к входу второго развязываощего элемента, выходы которо- го подключены соответственно к входам второй .группы элемента И,входы выборки первого и второго формирователей записи обьединены и являются входом разрешения записи логической ячейки и входом стробирования дешифратора, информационные входы первого и второго формирователей записи всех логических ячеек подключены соответственно к прямому и инверсному выходам элемента ИЛИ, входы которого подключены соответственно к информационным входам дешифратора, )594605

Составитель А.Ершова

Техред M.Äèäûê

Корректор Н.Ревская

Редактор О,Головач

Заказ 2833

Подписное

Тираж 487

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101