Устройство для поиска дефектов логических блоков

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и диагностики. Цель изобретения - расширение функциональных возможностей за счет фиксации перемежающихся сбоев и их локализации в цепях с замкнутым контуром воздействий (с обратными связями). Устройство содержит два блока памяти, две схемы сравнения, два триггера ошибок, два щупа, два индикационных элемента, счетчик адреса памяти, триггер режима, кнопку "ПУСК", элемент ИЛИ-НЕ. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН щ) g G 06 F 11/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ TIGHT СССР (21 ) 4623821/24-24 (22) 21.12.88 (46) 07.11.90. Бюл. N 41 (72) М.С.Белков и Е,А,Братальский (53) 681.3 (088.8) (56) Авторское свидетельство СССР

N 1277117, кл. G 06 F 11/22, 1986.

Авторское свидетельство СССР

М 1221654, кл. G 06 F 11/16, 1984. (54) УСТРОЙСТВО ДЛЯ ПОИСКА ДЕФЕКТОВ

ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к вычислиИзобретение относится к вычислительной технике и может быть использовано в устройствах контроля и диаг-. ности ки °

Цель изобретения - расширение функциональных возможностей эа счет фиксации перемежающихся сбоев и их локализации в цепях с замкнутым контуром воздействий (с обратными связями).

На чертеже показана схема устройства °

Устройство для поиска дефектов логических блоков содержит первый 1, и второй 1 блоки памяти, схемы 2< и

2 сравнения, триггеры 3 и 3 ошибок, счетчик 4 адреса памяти, триггер 5 режима, элемент ИЛИ-НЕ 6, первый 7 и второй 7 щупы, выход 8 на" чала места, вход 9 синхронизации уст ройства, кнопку "Пуск" 10, индикационные элементы 11, и 11 .

Предполагается, что диегностируемая аппаратура охвачена тестовым кон„„SU„„1605237 А 1

2 тельной технике и может быть использовано в устройствах контроля и диагностики. Цель изобретения - расширение функциональных возможностей за счет фиксации перемежающихся сбоев и их локализации в цепях с замкнутым контуром воздействий (с обратными связями). Устройство содержит два блока памяти, две схемы сравнения, два триггера ошибок, два щупа, два индикационных элемента, счетчик адреса памяти, триггер режима, кнопку

"Пуск", элемент ИЛИ-НЕ. 1 ил. тролем. При атом длина теста (а так- (/) тах) не должна превышать объема памяти (в адресах).

Устройство работает следующим образома

В исходном состоянии на вход 9 поступают импульсы синхронизации, на

Фра вход 8 - импульсы начала теста, кнопка 10 обеспечивает низкий уровень на входе триггера 5. Щупы 7 и 7> присоединены к исследуемым точкам. В проверяемой аппаратуре циклически выполняется тестовый контроль.

Счетчик 4 каждым импульсом 8 сбрасывается в исходное (нулевое) состояние, а затем пересчитывает синхроимпульсы 9. Триггер 5 находится в состоянии "0", тем самым запрещая запись в блоки 11 и 1 памяти. Состояние ос- тальных узлов произвольно.

Работа устройства начинается с нажатия кнопки 10. При этом потенциал на D-входе триггера 5 переключается с низкого уровня на высокий. По бли1605237жайшему импульсу 8 триггер 5 переходит в состояние "1" и тем самым устанавливает режим записи через вход блоков 11 и 1 записи, а также производит начальную установку триггеров

3 и 3< ошибок. Счетчик 4 пересчитывает синхроимпульсы 9, тем самым перебирает адреса на входе блоков 1 и

1 . Информация с щупов 7 и 7, отра- 10, жаюн1ая состояние в исследуемых точках во время прохождения аппаратного теста, поступает на входы блоков 11 и

1 и записывается в память в качестве эталонов. 15

Этот процесс протекает многократно в течение времени нажатия кнопки 10.

После накопления эталонов устройство готово к анализу сЬоев. При отпускании кнопки 10 по ближайшему импульсу

8 триггер 5 переходит в состояние "0" и снижает режим записи в блоках 1 и

1 и режим начальной установки в триггерах 3 и 3 . Начинается рабочий цикл устройства. Счетчик 4 по импульсам 9 пересчитывает адреса на адресных входах блоков 1 1 и 1 . В каждом такте производится чтение из блоков 1 и

1 и одновременно поступает информацйя с щупов 7 и 7 . Соответствующие данные сравниваются на схемах 2 и

2 сравнения.

При отсутствии сбоев сравнение происходит в каждом такте, триггеры ошибок не срабатывают, индикаторы не

35 загораются. Циклы контроля проходят непрерывно до тех пор, пока не появит-. ся случайный сбой. В момент появления сЬоя на выходе одной из схем 2, 2

40 появится сигнал несравнения, который по ближайшему импульсу 9 захлопнется в соответствующий триггер 3, 3 ошибки и появится на индикационном элементе 11, 11 ° Одновременно срабатывает элемент И11И-HE 6, который блокирует прием в триггеры 3< и 3 . Это дает . возможность определить точку, где сбой появился раньше, и произвести локализацию места сбоя. При необходимости дальнейшего уточнения источника щупы 7, и 7 перемещаются по це . почке и производится более детальный анализ.

В общем случае каждый канал фик55 сации сЬоев может быть использован независимо, вплоть до диагностики разных узлов в разных устройствах.

Формула и зоЬрет ения

Устройство для поиска дефектов логических блоков, содержащее блок памяти, схему сравнения, щуп„ индикационный элемент, кнопку "Пуск", триггер режима, триггеры ошибки, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет фиксации перемежающихся сбоев и их локализации в цепях с замкнутым контуром воздействий (с обратными связями), в него введены второй блок памяти, вторая схема сравнения, второй щуп, второй индикационный элемент, элемент ИЛИ-НЕ, счетчик адреса памяти, второй триггер ошибки, причем входы данных первого, второго Ьлоков памяти соединены с выходами первого, второго щупов соответ ственно, входы синхронизации первого, второго блоков памяти соединены с входами синхронизации устройства, входы адреса первого, второго блоков памяти подключены к выходам счетчика адреса памяти, входы управления режимом работы первого, второго блоков памяти обьединены и подключены к выходу триггера режима, выходы первого, второго блоков памяти подключены к первым входам первой, второй схем сравнения соответственно, к вторым входам которых подключены выходы первого, второго щупов соответственно, выходы "Неравно" первой, второй схем сравнения соединены с входами данных первого, второго триггеров ошибки соответственно, входы синхронизации первого, второго триггеров ошибки подключены к входу синхронизации устройства, входы сброса первого, второго триггеров ошибки подключены к выходу триггера режима, входы разрешения приема первого, второго триггеров ошибки подключены к выходу элемента

ИЛИ-НЕ, первый, второй входы которого подключены к выходам первого, второго триггеров ошибки соответственно, выходы первого, второго триггеров ошибки подключены также к первому, второму индикационным элементам соответственно, вход гинхронизации триггера режима подключен к входу синхронизации устройства, вход разрешения записи триггера режима подключен к входу начала теста устройства, вход данных триггера режима подключены через кнопку "Пуск" к шине нулевого потенциала, вход синхронизации счетчика!

605237 6 вход и вход сброса соединены с входом начала теста устройства. адреса памяти соединен с входом синЭ хронизации устройства, а счетный

Составитель Г. Грошев

Редактор Н.Тупица Техред Л.Сердюкова Корректор 0. ципле

Заказ 3454 Тираж 567 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,!О!