Устройство для решения дифференциальных уравнений в частных производных

 

Изобретение относится к аналого-цифровой вычислительной технике и предназначено для решения дифференциальных уравнений в частных производных. Целью изобретения является повышение быстродействия и точности решения. Для этого устройство дополнительно содержит компаратор, два блока постоянной памяти, усилитель переменной составляющей и два дискриминатора нуля. Это дает возможность использовать табличный способ вычисления оптимальных кодов опорного напряжения и масштабных коэффициентов, осуществлять непрерывный аппаратный контроль перенапряжений, а также регистрировать момент фактического окончания переходного процесса распределения узловых потенциалов в каждой итерации. 9 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 С 7/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П!КТ СССР

1 (21) 4629037/24-24 (22) 30.12 88 (46) 15.!1,90. Бюл,.N - 42 (72) А.Ф.Логвин, В,А.Сербии и А.А.Мазурук (53) 681.333(088.8) (56) Авторское свидетельство СССР

Р 473453, кл, G 06 G 7/4:О, 1973.

Авторское свидетельство СССР !! 1096663, кл. G 06 G 7/40, 1982. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ В ЧАСТНЫХ ПРОИЗВОДНЫХ (57) Изобретение относится к аналогоцифровой вычислительной технике и предназначено для решения дифференциИзобретение относится к аналогоцифровой вычислительной технике и предназначено для решения дифференциальных уравнений в частных производных.

Целью изобретения является повышение быстродействия устройства и точности решения, На фиг. 1 приведена блок-схема устройства для решения дифференциальных уравнений в частных производных, на фиг. 2 — принципиальная схема компаратора; на фиг. 3 — принципиальная схема усилителя переменной составляющей; на фиг. 4 — принципиальная схема дискриминаторов нуля; на фиг,5 и 6 — принципиальные схемы блоков постоянной памяти, на фиг. 7 и 8— временные диаграммы, поясняющие рабо„„SU„., 16669 9 А1

2 альных уравнений в частных производных. Целью изобретения является повышение быстродействия и точности решения. Для этого устройство дополнительно содержит компаратор, два блока постоянной памяти, усилитель переменной составляющей и два дискриминатора нуля.- Это дает возможность использовать табличный способ вычисления оптимальных кодов опорного напряжения и масштабных коэффициентов, осуществлять непрерывный аппаратный контроль перенапряжений, а также регистрировать момент фактического окончания переходного процесса распределения узловых потенциалов в каждой итерации, д

9 ил: 3 ту узла контроля возмущений при разных характерах переходного процесса в R-сетке; на фиг. 9 - алгоритм работы предлагаемого устройства.

Устройство для решения дифференциальных уравнений в частных производных содержит R-сетку 1, преобразователь 2 напряжение-ток, преобразователь 3 код — напряжение, блок 4 памяти, цифроаналоговый преобразователь 5, блок 6 сравнения, аналогоцифровой преобразователь 7, компаратор 8, дифференциатор 9, усилитель 10 переменной составляющей, регистр 11., элемент И 12, второй д. скриминаФор

13 нуля, первый дискриминатор 14 нуля, элемент И 15, блок 16 постоянной памяти, шифратор 17, блок 18 постоян, ной памяти.

U4I)4Pf U4&jq)I)I

Ушак 6

Ы=-- —: —> ь аю

3 160697 . Устройство работает следующим обPcISOM °

В блок 4 памяти заносится массив исходных данных для блока 3. Сеточная электромодель К-сетки 1 настраивается согласно решаемой задаче. Для запуска . устройства на вход обнуления регистра подается импульс, который устанавливает его разряды в нулевое состояние.

Это состояние передается на адресные входы блоков 16 и 18 постоянной памяти, в которых табличным способом

"прошит" такой код управления цифро- аналоговым преобразователем (OAG) 5, 15 ! которому соответствует начальное минимальное выходное напряжение ЦАП 5, являющееся мин)вуальным опорным напряжением 14,щ„ преобразователя 3 код — напряжение. Иа выходах преобра- 21) зователя 3 код — напряжение и преоб1 разователя 2 напряжение — ток уста» навливвются минимальные начальные напряжения и токи, пропорциональные кодам исходных данных, записанных в 25 блоке 4 памяти, и бпорному .напряже-. нию. Ha F.""ñåòêå формируется распределение потенциалов, блок 6 сравнения непрерывно выделяет максимальный пд абсолютному значению потенциал

IU „ узловых точек В-сетки 1.

Сформированная таким образом максимальная компонента (U; „ вектора

1с) . узловых потенциалов поступает на вход узла контроля возмущений и на вход .компаратора 8 перенапряжений, который непрерывно сравнивает (U .) с максимально допустимым

f МОМ на R--сетке напряжением Upgga .

Если I U;1„ „ ))рБ„„а,„ компаратор 8 щ выдает уровень, сигнализирующий о наличии перенапряжения на К-сетке, который через первый элемент И 12 поступает на вход шифратора 17 лишь в том случае, когда узел контроля возмущений выдает уровень окончания переходного процесса. Шифратор 17 при наличии сигнала перенапряжения, поступающего с выхода элемента И 12, выдает Ба третий выход устройства ин 50 формационный сигнал "Исходный масштаб некорректен, указывающий на необходимость перерасчета исходных данных и перезанесения их в блок 4 памяти, после чего необхоцимо повторить режим запуска устройства.

Если сигнал перенапряжения, поступающий от элемента И 12, отсутствует, (к) т,е. если It Б) а)аксМБмака го шифратор

17 выдает на четвертый выход уровеиь, запускающий AgI 7, выполняющий пре- образование Ц а,„ в код, который () по сигналу готовйости от АЦП 7 заци сывается в регистр 11. Кодовый эквивалент величиньг U)„ „,,.записанный

<к) в регистре 11, является адресом для входа в блоки 16 и 18 постоянной памяти,,реализованные на микросхемах

556 PT7. В блоке Дб постоянной паМяти защиты величины опTHMBJIbHhlx кодоB управления цифроаналоговым преобразователем (ЦАП), 5 и информационные разряды (ф))аги),. поступаюшие на соответствующие входи шифратора 17.и участвующие в формировании выходных сигналов устройства; В блоке 18 постоянной памяти "зашиты" коды масштабного коэффициента g, поступающего на циф-. ровой вьгход масштабного коэффициента устройства.,Таким образом, линейная зависимость, между величиной Б1„„,„, 1 лз и величиной опорного напряжения Ups выдаваемого ЦАП 5, сохраняющаяся в случае ненасьпценйой .работы элементов преобразователя. 3 код — напряжение и преобразователя 2 напряжение - eoKпозволяет заранее рассчитать и "прошить" блоки .1.6 и 18 постоянной памяти таким образом, чтобы по измерен (IC).. ному значению 10; „ „,1 выдавать опти-мальные коды опорного напряжения и масштабного коэффициента при которых

1 (к)

U; рликс1 1)мамФ где 6 - некоторая. Фиксированная заранее заданная малая величина, .определяемая технически- . ми возможностями конкретной. применяемой. вычислительной системы;

i (к) -.максимальная по абсолютной

I bhaKC величине компонента вектора узловых потенциалов, сформированного íà R-сетке при

U4z, т.е. после проведеOIt ния цикла оптимального автоматического масштабирования.

Йод оптимальным масштабом моделирования понимается масштаб, при кото- . ром максимальная по абсолютной величине компонента вектора узловых по6979 6

5 160 тенциалов близка к предельному рабочему напряжению СЭ, тогда целиком используется рабочий диапазон всех вьщелеиных разрядов и коды U; узловь

1к1 потенциалов содержат максимальное число значащих разрядов. В процессе моделирования на R-сетке при оптимальных масштабах сокращается необходимое количество итераций за счет лучшей адаптации СЭ к решаемой задаче, вследствие чего повышается быстродействие устройства и точность решения, к

Таким образом, если ) U; „ "U!!!ä, логика дальнейшей работы устройства определяется блоками 16 и 18 постоянной памяти, Если (Г1„д„,(> 1!оя„„„, то в блоке 18, к) постояниой памяти производится вычисление табличным способом и выдача опт мального масштабного коэффициента !!(, а в блоке 16 постоянной памяти — вычисление табличным способом кода управления UAII 5 для получения оптимального опорного напряжения

0вв р . Кроме того, из блока 16 постоянной памяти в этом случае вьдаются информационные флаги, поступающие »а соответствующие входы шифратора 17, который после получения сигнала о конце переходного процесса, вызванного вводои в R-сетку токов при новом опорном напряжении 11вро, выдает на первый выход устройства информационный сигнал Сетка готова", разрешающий съем с СЭ решения текущей итерации, причем (U! 1"U -б. то блок 16 постоянной памяти выдает код управления ПАП 5 для получения максимального опорного напряжения

4)HtAQKc=!!lHkk!!!Uo Hgt а информационные флаги с выхода блока 16 постоянной памяти, поступающие на соответствующие входы шифратора 17, определяют .выдачу на первый и второй выходы устройства соответствующих информационных.сигналов. Сетка готова и

"Масштаб неоптимален", т.е. в этом случае максимальная компонента находится в пределах пк! 5 11.!!!!О„ 111 н!акс 0!"!о 4

ЗО

50 ъ*

При этом на цифровом выходе масштабного коэффициента устройства находит" ся код максимального масштабного коэффициента М!!ак . В данном случае пользователю предоставляется возможность принятия решения о целесообразности дальнейших вычислений при этом масштабе, „lM 5 Uo!!! то блок

-М

l6 постоянной памяти выдает на шифратор 17 информационные флаги, с помощью которых тот формирует выходной сигнал устройства "Исходный масштаб некорректен", говорящий в этом случае о невозможности проведения удовлетворительного масштабирования (при имеющихся исходных данных) вследствие нахождения узловых потенциалов на

R-сетке в зоне шумов. Код управления

ЦАП 5, код ь(и сигнал "Сетка готова" при этом не формируются ° Как и в случае наличия перенапряжения íà Rсетке необходимо провести перерасчет исходных данных и переэанесение их ,в блок 4 памяти, после чего повторить режим запуска устройства.

Узел контроля возмущений работает следующим образом. (к1

Максимальная компонента U;„,д...с поступает параллельно на усилитель

10 переменной составляющей и на дифференциатор 9, который вьдает продифференцированный сигнал d(U; )/dt.

iк1

Усилитель 10 переменной составляющей реализован «а микросхеме К 140 УД !7.

Далее производится контроль вхождения переменной составляющей Б; д„ ск! в нулевую зону у с т ановлекня поср едс твом двухпорогово го дискриминатора 1 4 нуля, реализованного на микросхеме

К 5 9 7 САЗ .

"" к

Разрешение на измерение Ц „, выдается двухпороговым дискриминатором

13 нуля в моменты экстремумов переменной составляющей, т.е. когда (!

d(U; )/d =0, Таким образом, второй

М!!! Кс ,элемент И 15 выдает уровень фактического окончания переходного процесса в тот момент времени, когда сигналы с усилителя 10 переменной составляющей и с днфференциатора 9 войдут в свои нулевые зоны установления и измерения соответственно.

Использование в изобретении табличного способа вычисления оптимальных кодов опорного напряжения и масштабного коэффициента, осуществление непрерывного аппаратного контроля перенапряжений, а также предлагаемое построение узла контроля возмущений; позволяющего регистрировать момент фактического окончания переходного процесса, обеспечивают получение, оптимальвого распределения узловых

1606979 потенциалов. на R-сетке в каждой итерации, ведущего к максимальной адаптаЦии сеточной электромодели к решаемой задаче эа минимально возможное время - время одного переходного процесса. Все это повышает точность решения в каждой итерации, уменьшает длительность и сокращает общее количество итераций, вследствие чего по- )О вышаются быстродействие устройства и точность общего решения задачи.

Формула изобретения

Устройство для решения дифференциальных уравнений в частных производных, содержащее R-сетку, преобразователь напряжение - ток, преобразователь код — напряжение, блок памяти, циф- 20 роаналоговый преобразователь, блок сравнения, аналого-цифровой преобразователь, регистр, элемент И, шифратор и узел контроля возмущений, вклю-. чающий дифференциатор и элемент

И, причем первый граничный узел

R-сетки соединен с выходом преобразователя напряжение — ток, первый информационный вход которого соединен с первым выходом преобразователя код - напряжение, второй выход которого подключен к второму информационному входу преобразователя напряжение — ток и ко второму граничному узлу R-сетки, N центральных узлов 35 которой соединены с соответствующими входами блока сравнения, выход . которого подключен к информационному входу аналого-цифрового преобразователя, выход элемента И соединен с 40 первым входом сигнала перенапряжения шифратора, а выход элемента И узла контроля возмущений — с вторым входом сигнала фактического окончания переходного процесса шифратора, первый 45 выход которого является выходом готовности устройства, вход исходных данных которого является информационным входом блока памяти, выход которого соединен с первым информацион- 5Q

1 ным входом преобразователя код — напряжение, второй вход опорного напряжения которого подключен к выходу цифроаналогового преобразователя, о т л и ч а ю щ е с я тем, что, с целью повышения быстродействия и точности решения, введены компаратор и блок постоянной памяти, а в узел контроля возмущений — усилитель переменной составляющей, первый и второй дискриминаторы нуля, причем выход блока сравнения через цепочку последовательно соединенных дифференциатора и второго дискриминатора нуля подключен к первому входу элемента И узла контроля возмущений, а также через цепочку последовательно соединенных усилителя переменной составляющей и первого дискриминатора нуля - к второму входу элемента И узла контроля возмущений, выход которого соединен с первым входом элемента И устройства, второй вход которого подключен к выходу компаратора, вход которого подключен к выходу блока сравнения, второй выход шифратора является выходом сигнала неоптимальности масштаба устройства, третий выход шифратора является выходом сигнала некорректности исходного масштаба устройства, четвертый выход шифратора подключен к входу запуска аналого-цифрового преобразователя, стробирующий выход которого соединен с тактовым входом регистра, информационный вход которого подключен к кодовому выходу аналого-цифрового преобразователя, выход регистра соединен с адресными входами первого и второго блоков постоянной памяти, причем выход кодов управления первого блока постоянной памяти соединен с управляющими входами цифроаналогового преобразователя и шифратора, а кодовый выход второго блока постоянной памяти является выходом кода масштабного коэффициента устройства, вход пуска которого является входом установки в нулевое состояние регистра.

1606979

Фиг.2

1606979

)606979

1606979

1606 9? 9

Составитель Н,Королев.

Редактор Л.Веселовская Техред Л.Олийнык Корректор О.Ципле

Заказ 3550 Тира к 561 Подписное

BHHHHH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101