Устройство для решения дифференциальных уравнений в частных производных
Изобретение относится к аналого-цифровой вычислительной технике и предназначено для решения дифференциальных уравнений в частных производных. Цель изобретения - повышение быстродействия устройства и точности, Для достижения цели используется табличный способ вычисления оптимального опорного напряжения и масштабного коэффициента, осуществляется непрерывный аппаратный контроль перенапряжения R-сетки и работы системы автоматического масштабирования, а также достоверно и однозначно фиксируется момент окончания переходного процесса в сеточной электромодели путем введения в устройство компаратора, блоков постоянной памяти и триггера, а в узел контроля возмущений усилителя переменной составляющей и дискриминаторов нуля с соответствующими связями. 4 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ГОсудАРстВен ый кОмитет
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4741645/24 (22) 27.09.89 (46) 07.09.91. Бюл. М 33 (72) А.Ф. Логвин, В,А. Сербин и А,А. Мазурук (53) 681.333(088.8) (56) Авторское свидетельство СССР
М 1096663, кл. G 06 G 7/40, 1984;
Авторское свидетельство СССР
М 1324043, кл. G 06 G 7/40, 1986. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ В ЧАСТНЫХ ПРОИЗВОДНЫХ (57) Изобретение относится к аналого-цифровой вычислительной технике и предназначено для решения дифференциальных уравнений в частных производных, Цель
Изобретение относится к аналого-цифровой вычислительной технике и предназначено для решения дифференциальных уравнений в частных производных.
Целью изобретения является повышение быстродействия устройства и точности.
На фиг. 1 приведена блок-схема устройства для решения дифференциальных уравнений в частных производных; на фиг. 2 и 3 — временные диаграммы, поясняющие работу узла контроля возмущений при разных характерах переходного процесса à R-.ñåòêå; на фиг. 4 — алгоритм работы предлагаемого устройства.
Устройство для решения дифференциальных уравнений в частных производных содержит R-сетку 1, преобразователь 2 напряжение — ток, преобразователь 3 код — . напряжение, блок 4 памяти, цифроаналого Ж„„1675911 А1 изобретения — повышение быстродействия устройства и точности. Для достижения цели используется табличный способ вычисления оптимального опорного напряжения и масштабного коэффициента, осуществляется непрерывный аппаратный контроль перенапряжения R-сетки и работы системы автоматического масштабирования, а также достоверно и однозначно фиксируется момент окончания переходного процесса в сеточной электромодели путем введения в устройство компаратора, блоков постоянной памяти и триггера, а в узел контроля возмущений усилителя переменной составляющей и дискриминаторов нуля с соответствующими связями. 4 ил. вый преобразователь 5 (ЦАП), блок 6 сравнения, аналого-цифровой преобразователь (АЦП) 7, компаратор 8, дифференциатор 9, усилитель 10 переменной составляющей, регистр 11, первый элемент И 12, второй дискриминатор 13 нуля, первый дискрими- О натор 14 нуля, второй элемент И 15, блок 16 постоянной памяти, шифратор 17, блок 18 постоянной памяти, первый блок элементов
И 19, второй блок элементов И 20, первый
21 и второй 22 блоки индикации, элемент
ИЛИ 23 и триггер 24.
Устройство работает следующим образом.
В блок 4 памяти заносится массив исходных данных для 3. Сеточная электромодель R-сетка 1 настраивается согласно решаемой задаче. Для запуска устройства одновременно на вход обнуления регистра
1675911
11 и вход сброса триггера 24 подается импульс, который устанавливает их в нулевое состояние. Нулевой код с регистра 11 поступает на адресные входы блоков 16 и 18 постоянной памяти, По нулевому адресу первого блока постоянной памяти. По нулевому адресу первого блока постоянной памяти "прошит" такой код управления цифроаналоговым преобразователем (ЦАП)
5, которому соответствует начальное минимальное выходное напряжение ЦАП 5, являющееся минимальным опорным напряжением Uoll.M+H преобразователя 3 код — напряжение. Ча выходах преобразователя 3 код — напряжение и преобразователя 2 напряжение — ток устанавливаются минимальные начальны» напряжения и тс, :ки, пропорциональные кодам исходныхдан-! ных, записанных в блоке 4 памяти, и опорному напряжению. На R-сетке 1 формируется распределение потенциалов, блок 6 сравнения непрерывно выделяет максимальный по абсолютному значению потенциал 1 Ui макс I узловых 1очек R-сетки 1. (К)
Гформироаанная таким о1!)ааом макоиМаЛЬНаЯ КОМПОНЕНта I UIMaxc 1 ВЕКтОРа УЗловых потенциалов поступает на вход узла контроля возмущений, вход АЦП 7 и на вход компаратора 8 перенапряжений, который
НЕПРЕРЫВНО СРаВНИВавт I uiMa c I С МаКСИ(к) мапьно допустимым íà R ñåòêå напряжение м, В случае, если 1() макс 1> смаке (К) компаратор 8 выдает сигнал, говорящий о наличии перенапряжения ча R-сетке 1, который через первый элемент И 12 поступает . нэ вход шифратора 17 лишь в том случае, когда узел контроля возмущений выдаст уровень окончания переходного процесса, после чего шифратор 17 выдает на четвертый выход сигнал, запускающий АЦП 7, а на третий выход устройства — информационный сигнал "Исходный масштаб некорректен", указывающий на необходимость перерасчета исходных данных. А П 7 выI1O/1H$38T ПрЕОбраЗОВаНИЕ 1 uiMaac I В КОд, (к который по сигналу готовности от АЦП 7 записывается в регистр 11. Кодовый эквиваЛЕНТ ЬЕЛИЧИНЫ I U>Ma c 1, ЗаПИСаННЫй В (к) регистре 11, является адресом для входа в блоки 16 и 18 постоянной памяти, реализованные на микросхемах 556РТ7. В блоке 16 постоянной памяти изащитым величины оптимальных кодов управления цифроаналоговым преобразователем (ЦАП) 5 и информационные разряды (флаги) поступают на соответствующие входы шифратора
17 и участвуют в формировании выходных сигналов устройства. В данном случае, поС кплькУ 1 UiMa 5 индикацк)ию соответственно кода Ucn и кода 1()!макс 1, записанного в регистре 11, После ( оценки индицированной информации производится перерасчет исходных данных и перезанесение их в блок 4 памяти, после 10 чего повторяется режим запуска устройства (фиг, 4, блоки 6 — 9). Если перенапряжение отсутствует, т,е. ! Вмакс I «()макс, логика дальнейшей рабок ты устройства определяется блоками 16 и 18 15 постоянной памяти, Линейная зависимость между величиной I Ui» ЦАП 5, сохраняющаяся в случае ненасыщенной работы элементов преобразователя 3 20 код — напряжение и преобразователя 2 напряжение — ток, позволяет заранее рассчитать и "прошить" блоки 16 и 18 постоянной памяти таким образом, чтобы по измеренному значению 1 UIMaKc 1 выдавать оптимальк) 25 ные коды опорного напряжения И«», =а и масштабного коэффициента а— (.) макс Л 55 при которых iUiЫ =-u...,-Л где Й вЂ” некоторая фиксированная заранее заданная малая величина, определяемая техническими возможностями конкретной применяемой вычислительной системы; 1 UiMa c I — максимальная по абсолют(к) ной величине компонента вектора узловых потенциалов, сформированного на R-сетке при Uon opt, т.е, после проведения цикла оптимального автоматического масштабирования, при котором максимальная по абсолютной величине компонента вектора узловых потенциалов была бы близка к предельному рабочему напряжению сеточного элемента — тогда целиком используется рабочий диапазон всех выделенных разрядов и коды Ui узловых потенциалов содержат максимальное число значащих разрядов. В процессе моделирования на R-сетке при оптимальных масштабах сокращается необходимое количество итераций за счет лучшей адаптации сеточного элемента к решаемой задаче, вследствие чего повышается быстродействие устройства и точность гашения. Таким образом, если urn,w « IUimcc@1 «U,, то в блоке 18 постоянной памяти производится вычисление табличным способом и выдача оптимального масштабного коэффициента а, а в блоке 16 постоянной памяти — вычис1675911 ление табличным способом кода управления ЦАП 5 для получения оптимального опорного напрлжения Uon. Рь Кроме того, из блока 16 постоянной памяти в этом случае выдаются информационные флаги, по- 5 ступающие на соответствующие входы шифратора i7, который после получения сигнала о конце переходного процесса, вызванного вводом a R-сетку токов при новом опорном напряжении Upn,opt, выдает на 10 первый выход устройства информационный сигнал "Сетка готова", разрешающий съем с сеточного элемента решения текущей итерации причем в этом сл)(чае )Ймакс !=!.)макс Ли кОды Uon и !Ймакс I не 15 к) индицируются (фиг. 9, блоки 10, 11, 17, 18, 19, 20)., Если 0,5 Uon мин 4 IViMaac l ССмакс Upn,ìèí, а ИНфорМацИОННЬ!Е фЛВГИ, поступающие на соответствующие входы шифратора 17, Определя от выдачу на третий и второй выходы устройств- соответст- 25 вующих сигналов "Сетка готова" и "Масштаб неоптимален", свидетельствующих о том, что в этом случае максимальная компонента находится в пределах: 0,5 !.)макс !Имак 0махс. I (K} 30 При этом сигнал "Масштаб неоптимален" через элемент ИЛИ 23 взводит триггер 24, разрешал индикацию кодов Uon u ! О!макс !, а на цифровом выходе масштаб(к) ного коэффициента устройства находится 35 код максимального масштабного коэффициента амакс (фиг, 9, блоки 12, 13, 14, 15, 16). В этом случае пользователю предоставляется возможность принятия решения о целесообразности дальнейших вычислений при 40 этом масштабе. Если I ймакс I< 0,5 (-)оп.мин, то блок 16 (к) постоянной памяти выдает на шифратор 17 информационные флаги, с помощью которых тот фор: ирует выходной сигнал устрой- 45 ства "Исходный масштаб некорректен", разрешающий через блоки 23 и 24 индикаЦИЮ КОДОВ Ооп И UIMaxc I И ГОВОРЯЩИЙ В (к) этом случае о невозможности проведения удовлетворительного масштабирования (при имеющихся исходных данных) вследствие нахождения узловых потенциалов íà Rсетке в зоне шумов. Код управления ЦАП 5, код а и сигнал "Сетка готова" при этом не формируется. Как и в случае наличия пере- 55 напряжения íà R-сетке 1, после оценки проиндицированной блоками 21 и 22 информации, необходимо провести перерасчет исходных данных и перезанесение их в блок .4 памяти, после чего повторить режим запуска устройства (фиг. 9, блоки 12, 8, 9). Узел контроля возмущений, состоящий из дифференциатора 9, усилителя перемещенной составляющей 10, первого 14 и второго 13 дискриминаторов нуля и второго элемента И 15, работает следующим образом, Максимальная компонента )Ймaxc()I поступает параллельно на усилитель 10 переменной составляющей и на дифференциатор 9, который выдаеТ продифференцированный сигнал а(!.)!макс /dt. Дак лес производится контроль вхождения ПЕРЕМЕННОЙ СОСтаВЛЯЮЩЕй UIMagc В НУЛЕк) вую зону установления посредством двухпорогавого дискриминатора 14 нуля, Разрешение HB "Измерение" VimgKc® выдаетсл двухпоро овым дискриминатором 13 нуля в моменты экстремумов переменной СОСтаВЛЛЮщЕй, т,в. КОГда а(ймакс /С)1-0. к Таким образом, второй элемент И 15 выдаст уровень фактического окончания переходного процесса в тот момент времени, когда сигналы с усилителя 10 переменной составляющей и с дифференциатора 9 войдут в свои нулевые зоны, И".ïîëüçîâàíèå в изобретении табличного способа вычисления оптимальных ко,.;ов опорного напряжения и масштабного коэффициента, осуществление непрерывного аппаратного контроля перенапряжений, а также предлагаемое построение узла контроля возмущений, позволяющего регистрировать момент фактического окончания переходного процесса, обеспечивает получение оптимального распределения узловых потенциалов íà R-сетке в каждой итерации, ведущего к максимальной адаптации сеточной электромодели к решаемой задаче за минимально возможное время— время одного переходного процесса, Это ведет к повышению точности решения в каждой итерации, уменьшени!О их длительностей, а также к сокращению общего необходимого количества итераций, вследствие чего повышаетсл быстродействие устройства и то <ность общего решения задачи, Формула изобретения Устройство для решения дифференциальных уравнений в частных производных, содержащее R-сетку, преобразователь напряжение — ток, преобразователь код — напряжение, блок памяти, цифроаналоговый преосразователь, блок сравнения, аналогоцифровой преобразователь, регистр, первый и второй элементы И, первый и второй блоки элементов И, выходы которых соединены соответственно с входами первого и 1675911 2/ 2i 1 Ы .. второго блоков индикации, элемент ИЛИ, генератор и дифференциатор, причем ïBpвый граничный узел R-сетки соединен с выходом преобразовател;1 напрr()((BI-! vB -- To! первый вход которого сосдинен с первы;-1 выходом преобразователя код — напряжение, второй выход;u!Oporo подкл1О ен к втп()0((2 входу п()е".)ГраэОе ITBl :R на(1рягкеIi!1B — т;;)к и второму . р гни 1(ому узлу (((. Birкll, центральные узлы 0To()OA соединсч(ы с соответствующими входами блока сравнеНИЯ, ВЬ(ХОД KOTÎPO(Î ПОДКЛ АНЕН I(ВХОДУ ЗН ЗЛОГОО ЦИ .5 (НОВОГО r)PB!! b PPBO ) BTB)) R И ВХОДУ дифференц«а гоpа, вых,-)д первого эламе1г! B И cOB+I;I(BI(с г!е(эвым 11ХОДО(л ш11ф(зато()а, ВторОй ВХОД КОТО()ОГО III)j,I л(О !Bi! к вых()ду второго э)(еменз.а И вg - д 1 114.001)(1;)лего °,,- .. го преобразователя со )ди((ен с треl ьим ВХО дом шифратора, выход циф()001(алогового IPBobPBR0I3BTBrIR Гlочк)IORI:í IF вхолУ заД - ния эталонногÎ IIGII(.!IA;;. (г л 1)реобразов:\теля код — напряжение, вход задания кода которого соединен = выходом блока памяти, информационный вход которого является ВхОдом задания массива !1сxo lH ыx дс)нных устройства, о т л и ч а;о щ е е с я тем, что, с цель(0 г(овышения бзыГтродействия и To (HQст ;1, D уст(зойство введены компа()ато(з, r)Врвый и второй блОки пос. Оянной памя(и, триггер, усилител(: переменной составляющей„первый w второй дискриминаторы нуля, причем выход блока сравнения подключен к вход; усилителя переменной составляющей и входу компаратора, выход которого соединен с первым входом первого элемента И, BTopoi вход которого подкл очен к выходу второго элемента И, выход усилителя переменной составляющей подключен к входу первого дискриминатора нуля, выход которого подключен к первому входу второго элемента И, второй 5 вход которого соединен с выходом второго дискриминатора нуля, вход которого соединен с вь(ходом дифференциатора, первый выход шифратора соединен с входом запуска анал: ro-цифропого преобразователя, 10 кодовый выход которого подключен к информационному входу регистра, а выход готовности — к входу записи регистра, вход обнуления которого соединен с входом сброса триггера и является входом запуска 15 устройства, выход регистра соединен с первым входом первого блока элементов И и адресным входом первого и второго блоков постоянной памяти, выход первого блока постоянной памяти подключен к первому ? .) входу второго блока элементов И и третьему входу шифратора, второй и третий выходы которого подкл(очены соответственно к первому и второму входам элемента ИЛИ, выход которого соединен с входом установки 25 три тера, прямой выход которого соединен с вторыми входами первого и второго блоков элементов И, второй выход шифратора являетсч выходом устройства "Масштаб неоптимален", третий ьыход шифратора 30 является выходом устроиства Сходныи масштаб. некорректен", четвертый выход шифратора я вл яется выходом устройства "Сетка готова", выход второго блока r:-Остоянной памяти является вы35 ходом значения оптимального масштаби о го ко эффи циента с устройства. 1675911 1675911 несение Юла du unnew уг йсп7& omwo сцгйал напра мерено Онин4 пиаим аыжен Icmueo 4п. Составитель Н Королев Редактор В. Бугренкова Техред М.Моргентал Корректор С. Шевкун Заказ 3005 Тираж 365 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, X-35, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101
