Преобразователь кодов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении двоично-десятичных преобразователей. Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности преобразования двоичных кодов с произвольными весами старшего разряда в двоично-деся- (Л с: о с& о ГС

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

И 03 » 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4671570/24 (22) 17 02.89 (46) 07.01,91, Бюл, М :(72) И.Л.»айков, Ф,Г.Шамсутдинов и В.Б,Ежиков (53) 681,325 (088,8) (56) Авторское свидетельство СССР

11- 993243, кл. И 03 M 7/12, 1981, Авторское свидетельство СССР

У 860054, кл. Н 03 М 7/12, 1980.

„„SU„„ I 619402 А 1 (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении двоично-десятичных преобразователей.

Цель изобретения — расширение функциональных воэможностей за счет обеспечения возможности преобразования двоичных кодов с произвольными весами старшего разряда в двоично-деся1619402 тично-шестидесятеричный или в двоично-десятичный код. Поставленная цель достигается за счет того, что в преобразователь кодов, содержащий сумматоры 1-7, регистр 33, состоящий из диады 14 и тетрад 19-20 и двоичИзобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей.

Цель изобретения - расширение функциональных возможностей преобразователя за счет обеспечения возможности преобразования двоичных кодов с произвольнымн весами старших разрядов R. в двоично-десятично-шестидесятеричный код или в двоично-десятичный код, На фиг.1 представлена блок-схема предлагаемого преобразователя; на фиг,2 — кодограмма работы преобразования: а) 12-разрядного кода с весом старшего разряда R 180 16 32 в двоична-десятично-шестидесятеричный 30 код и б) 15-разрядного кода с весом старшего разряда R 104 85 76 в двоичноI Ф десятичный код.

Преобразователь кода содержит сум- 35 матор 1 сотен градусов, сумматор 2 десятков градусов, сумматор 3 единиц градусов, сумматор 4 десятков минут, сумматор 5 единиц минут, сумматор 6 десятков секунд, сумматор 7 единиц 40 секунд, двоично-десятичный сумматор

8 десятков градусов, двоично-десятичный сумматор 9 единиц градусов, двочно-десятичный сумматор 10 десятков минут, двоично-десятичный сумма- 45 тор 11 единиц минут, двоично-десятичный сумматор 12 десятков секунд, двоично-десятичный сумматор 13 единиц секунд, диады 14 сотен градусов, тетрады 15-20 десятков градусов, еди- 50 ниц градусов, десятков минут, единиц минут, десятков Секунд, единиц секунд, элементы И 21-24, элемент НЕ 25 и коммутатор 26.

Входы сброса тетрад соединены.с входом 27 начальной установки, синхровходы - с входом 28 тактовых импульсов преобразователя. Вход 29 режима но-десятичного сумматора 8, дополнительно введены двоична-десятичный сумматор 32 младших разрядов, состоящий иэ двоично-десятичных тетрад 9-13, коммутатор 26, элементы И 21-24 и элемент НЕ 25. 2 табл., 2 ил. задает реализуемый закон преобразования, вход веса старшего разряда

30 обеспечивает воэможность параллельной подачи этого кода, через информационный вход 31 преобразователя подается последовательный входной код младшими разрядами вперед. Двоично-десятичные сумматоры 9-13 в совокупности образуют двоично-десятичный сумматор младших разрядов 32. Тетрады 14-20 в совокупности образуют регистр 33..

Преобразователь работает следующим образом. !

По импульсу начальной установки тетрады 14-20 устанавливаются в исходное положение. На входе преобразователя 29 устанавливается логическая "1", если преобразователь работает в режиме преобразования двоичного кода с весом R старшего разряда в двоично-десятично-шестидесятеричный код, и логический "0", если преобразователь работает в режиме преобразования двоичного кода с весом старшего разряда R в двоично-десятичный код. На входе 30 коммутатора

26 подаются разряды числа R, представленного в выходном коде. Преобразуемое двоичное число последовательным кодом младшими разрядами вперед, тактируемое тактовыми импульсами, поступает на информационный вход 31 преобразователя. Тактовые импульсы поступают на синхровходы диады 14 сотен градусов, тетрат 1520. При наличии единицы на информационном входе 31 коммутатор 26 открыт и число R попадает на сумматоры

1-7, затем в двоично-десятичные сумматоры 8-13 и записывается в регистр

33. При наличии лидирующих нулей на информационном входе коммутатор 26 закрыт и в регистр 33 записывается число О. В последующих тактах преобразования. производится сдвиг со5

16 держимого диады 14 и тетрад 15-?О в сторону младших разрядов и суммирование с R при наличии единицы на информационном входе 31. При наличии нуття на информационном входе 31 проис

XÐÐíò

Сдвиг содержимого диады 14 и тетрад 15-20 осуществляется схемно путем соединения:

1) старших разрядов диады 14, тетрад

15-20 со сдвигом на один разряд в сторону младших разрядов с входами сумматоров 1-7;

2) младших разрядов диады 14, тетрад

15, 17 и 19 с весом "1" с разрядами двоично-десятичных сумматоров 8, 9, 11 и 13 с весами "!"> "4" соответственно;

3) младшего разряда тетрады 16 с весом "1" с входом двоично-десятичнсго сумматора 10 с весом "1" и с первыми входами элементов И 21 и 22, выходы которых соединены с входами двоично-десятичного сумматора 10 с весами "4" и "2" соответственно;

4) младшего разряда тетрады 18 с весом 1 с входом двоично-десятичного о сумматора 12 с весом "1" и с первыми входами элементов И 23 и 24, выходы которых соединены с входами двоичнодесятичного сумматора 12 с весами ."4" и "2" соответственно;

5) вторые входы элементов И 21 и 23 соединены с выходом элемента НЕ 25, вход которого соединен с вторыми входами элементов И 22 и 24 и является входом режима преобразования.

При наличии единицы в младшем разряде диады 14, тетрад 15-19 производится коррекция, К содержимому следующих младших тетрад 15-20 при сдвиге добавляется число 5 при преобразовании в двоично-десятичный код, а при преобразовании в двоично-десятично-шестидесятеричный Код — число 5 к содержимому тетрад 15, 16;

18 и 20, и число 3 †к содержимому тетрад 17 и 19. Выбор чисел 5 или 3 в тетрадах 17 и 19 осуществляется с помощью элементов И 21-24, При наличии единицы на входе 29 режима преобразования элементы И

21 и 24 открыты, вход режима преобразования соединяется с вторыми входами элементов И 22 и 24, т,е, они на выходе -повторяют входной сигнал с младших разрядов тетрад 16 и 18 и выходы соединены с входами двоично19402 десятичных сумматоров 10 и 12 с ве-.

IT сом 2 . А элементы 21 и 23 закрыты, так как на их вторые входы подается

11 !1

5 логический 0 и независимо от сигналов на первых входах элементов И

21 и 23 на их выходах имеет место логическии 01, а выходы соединены с входами двоично-десятичных сумматоров 10 и 12 с весом "4".

При наличии единицы на младших разрядах тетрад 16 и 18 к содержимому тетрад !7 и 19 прибавляется число 3, т,е. осуществляется преобра15 эование в двоично-десятично-шестидесятеричный код, При наличии нуля на входе 29 элементы И 21 и 23 открыты, т,е, они на выходе повторяют входной сигнал с младших разрядов тетрад

16 и 18, а выходы соединены с входами двоично-десятичных сумматоров !О и 12 с весом "4", При этом элементы

И 22 и 24 закрыты, так как на их вторые входы подается логический "0II и

25 независимо от сигналов на первых входах элементов И 22 и 24 на их вы,ходах имеет место логический "0II, a выходы соединены с входами двоично, десятичных элементов 10 и 12 с весом

30:"2", Элементы И 22 и 24 закрыты, так как на их вторые входы подается логический "0" с входами сумматоров 10 и 12 с весом "?". При наличии единицы на младших разрядах тетрад 16 и 18

35 к содержимому тетрад 17 и 19 прибавляется число 5, т.е. осуществляется преобразование в двоично-десятичный код, Число тактов преобразования опре40 деляется максимальной разрядностью преобразуемых чисел. В результате выполненных операций содержимое регистра представляет собой сумму эквивалентов разрядов двоичного кода пре45 образуемого числа, выраженную в коде, зависящем от выбора вида преобразования.

Рассмотрим пример преобразования

12-разрядного кода с весом старшего разряда R = 180О16 32п в двоичнодесятично-шестидесятеричный код. Работа преобразователя иллюстрируется временной диаграммой (фиг ° 2а) и

55 табл.1 кодов.

Пусть на информационный вход подается код 100010000001 (ст ° разряд), на входах коммутатора 26 устанавливяется число R = 180 16 32я, Нв вход

1619402

29 вида преобразования подается логическая "1". При этом при наличии единицы на младших разрядах тетрады

16 или 18 производится коррекция.

К содержимому следующей младшей тетради 17 или 19 при сдвиге добавляется число 3, а при наличии единицы на младших разрядах диады 14 тетрад

15-19 производится коррекция. К содержимому следующей младшей тетрады

15, 16, 18 и 20 при сдвиге добавляется число 5.

Формула изобретения

Преобразователь кодов, содержащий регистр, састоящий из тетрад единиц секунд, единиц MHHgT epHHHII градусов, десятков градусов и диады сотен градусов, сумматоры сотен градусов, единиц. градусов, десятков минут, единиц минут, десятков секунд, единиц секунд, двоично-десятичный сум50 матор десятков, градусов, выходы которого соединены с соответствующими входами тетрады десятков градусов, выходы второго, третьего и четвертого разрядов тетрад единиц градусов, единиц минут, единиц секунд соедине55 ны соответственно с входами первого, второго и третьего разрядов соответствующих сумматоров, выходы сумматоРассмотрим пример преобразования

15-разрядного кода с весом старшего разряда R = 104 85 76 в двоичнодесятичный код, Работа преобразователя иллюстрируется временной диаграммой (фиг, 2б) и табл,2 кодов.

Представление результатов преобра. зования в регистре преобразователя следующее: тетрада единиц секунд 10 тетрада десятков секунд 10 ; тетрада 25 единиц секунд 10 ; тетрада десятков минут 10 ; тетрада единиц градусов

10 ; тетрада десятков градусов 10

5 ° диада сотен градусов 10 .

Пусть на информационный вход по. дается код 100000010001001 (ст. разряд). На входах коммутатора 26 устанавливается число R = 104o85 I76 ", на вход 26 подается логический "0".

При этом при наличии единицы на младших разрядах диады 14 и тетрад 15-19 гроизводится коррекция. К содержимому следующей младшей тетрады 15-20 добавляется число 5. ра сотен градусов соединены с соответствующими входами диады сотен градусов, выход старшего разряда которой соединен с первым входом первого разряда сумматора сотен градусов, вход переноса которого соединен с выходом переноса двоично-десятичного сумматора десятков градусов, первые входы первого и третьего разрядов которого соединены с выходом младшего разряда диады сотен градусов, синхровходы и входы сброса регистра соединены соответственно с тактовым и установочным входами преобразователя, выходы которого соединены с выходами регистра, о тл и ч а ю шийся тем, что, с целью расширения класса решаемых задач путем обеспечения возможности преобразования двоичного кода с произвольным весом старшего разряда в двоично-десятичный и в двоично-.деI сятично-шестидесятиричный коды в

У него введены тетрады десятков секунд и десятков минут, с первого па четвертый элементы И, элемент НЕ, коммутатор, сумматор десятков градусов, двоично-десятичный сумматор младших разрядов, состоящий изпоследовательно соединенных двоично-десятичного сумматора единиц градусов, двоично-десятичного сумматора десятков минут, двоична-десятичного сумматора единиц минут, двоично-десятичного сумматора десятков секунд, двоично-десятичного

I сумматора единиц секунд, причем разрядные выходы двоично-десятичного сумматора младших разрядов соединены с входами соответствующих тетрад регистра, а первые разрядные входы двоично-десятичного сумматора младших разрядов соединены с выходами соответствующих сумматоров, выходы с второго по четвертый разрядов тетрад десятков градусов, десятков минут, десятков секунд соединены соответственно с,входами с первого по третий разрядов соответствующих сумматоров, выходы первых разрядов тетрады десятков градусов, тетрады десятков минут, тетрады десятков секунд соединены с вторыми входами первого и третьего разрядов:двоично-десятичного сумматора единиц градусов, двоичнодесятичного сумматора единиц минут и двоично-десятичного сумматора единиц секунд соответственно, выход пере1619402

1 таблица

Результат

Номер Выполняемая операци такта! Запись числа

R - 180 16 32 180 16 32

2 Деление на 2 90 08 16 „

3 Деление на 2 45 04 08"

4 Деление на 2 22 32 04

5 Деление на 2 + R

) ) о 16(02. +

+ 180о)6(32

6 Деление на 2

7 Деление на 2

8 Деление на 2

9 Деление на. 2

10 Деление на 2

11 Деление на 2

12 Деление на 2 + R

)а29 47 + 180 16 32 181 46 19 б

191 32 34

95 46 17

47а53 08

23о56 34

1!а58 17

5о59 08и

2о59 34

Таблица 2 олняемая операция . Результат.

))ом так

Запись числа

Деление на 2

Деление на 2

Деление на 2

Деление на 2

Деление на 2

Деление на 2

Деление на 2, Деление на 2 + R 4096 + )048576

Деление на 2

Деление на 2

Деление на 2 + R

l3!584. + 1048576

Деление на. 2 + R 590080 + 1048576

Деление на 2

Деление на 2 + R 409664 + 1048576

1048576

524288

262 44

13)072

65536

32768

16384

8192

2 ,3

6

8

1052672

526336

263168!

О

11

12. 1180160

1638656

819328

1458230

l4

15 носа двоично-десятичного сумматора младших разрядов соединен с входом переноса двоично-десятичного сумматора десятков градусов, выход первого разряда тетрады единиц градусов сое5 динен с вторым входом первого разряда двоично-десятичного сумматора десятков минут и с первыми входами первого и второго элементов И, выходы которых соединены с вторыми входами третьего и второго разрядов двоично-десятичного сумматора десятков минут соответственно, выход первого разряда тетрады единиц минут соединен с вторым входом первого разряда двоично-десятичного сумматора десятков секунд и с первыми входами третьего и четвертого элементов И, выходы которых соединены с вторыми входами третьего и второго разрядов двоично-десятичного сумматора десятков секунд соответственно, вторые входы первого и тре-, тьего элементов И соединены с выходом элемента НЕ, вход которого соединен с входом режима преобразования и с вторыми входами второго и четвертого элементов И, вторые входы сумматоров соединены с..соответствующими выходами коммутатора, информационные входы которого являются входами веса стар-. шего разряда преобразователя, информационный вход которого соединен с управляющим входом кое)мутатора.

1619402 ь,а. преоф

Зао3о

Тетрада

Тетрада

{&

Тетра до

{7

Тетрада

Тетрада

{О

i0

{О

{О

{О

{О

Тетрйо

«Рог.2

Составитель M,Àðøàâñêèé

Корректор Т,Малец

Техред M.äèäüèñ.

Редактор Н,Яцола

Подписное

Тираж

Заказ 55

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101