Цифровой линейный интерполятор
Изобретение относится к автоматике и вычислительной технике, в частности к интерполирующим устройствам для преобразования кодового значения, соответствующего приросту функции, в линейно изменяющийся цифровой код, и может быть использовано в выводных графических устройствах с линейными и матричными органами регистрации. Цель изобретения - расширение функциональных возможно
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я)5 G 05 В 19/18, 19/ 415
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ э
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4618543/24 (22) 12.12.88 (46) 30.01.91. Бюл. М 4 (71) Специальное конструкторско-технологическое бюро "Модуль" Винницкого политехнического института (72) А.Н.Романюк и И.В,Гринчук (53) 621.503,55(088.8) (56) Авторское свидетельство СССР
hh 579599, кл. G 05 В 19/18, 1976.
Авторское свидетельство СССР
М 1310779, кл. G 05 В 19/18, 1987.
„, „ Ы„, 1624406А1 (54) цифРоВой линейный интеРполятоР (57) Изобретение относится к автоматике и вычислительной технике, в частности к интерполирующим устройствам для преобразования кодового значения, соответствующего приросту функции, в линейно изменя ощийся цифровой код, и может быть использовано в выводных графических устройствах с линейными и матричными органами регистрации. Цель изобретения— расширение функциональных возможно1624406
10
20
30
40 стей интерполятора эа счет отработки гори. зонтальных и вертикальных отрезков прямых. Интерполятор содержит регистры 1 и
2 координатных приращений; блок 3 сравнения, входной коммутатор 4, блок 5 выделения нулевого состояния, блок 6 управления, делитель 7 координатных приращений, двоичный 8 и накопительный 9 сумматоры, коммутаторы 10 — 12. Отличительной особенностью предлагаемого интерполятора является возможность отработки координатных и вертикальных отИзобретение относится к автоматике и вычислительной технике и может быть использовано в выводных графических устройствах с линейными и матричными органами регистрации, а также в станках с числовым программным управлением, в которых используются линейные и матричные исполнительные органы.
Целью изобретения является расширение функциональных возможностей интерполятора за счет обработки горизонтальных и вертикальных отрезков прямых.
На фиг, 1 представлена схема цифрового линейного интерполятора; на фиг. 2— функциональная схема реализации блока управления; на фиг. 3 — пример воспроизведения интерполятором отрезка прямой с нулевым меньшим приращением.
В известных кодовых линейных интерполяторах не предусмотрена возможность воспроизведения вертикальных и горизонтальных отрезков прямых, поскольку алгоритм интерполирования предусматривает деление большего приращения на меньшее, а для отрезков с углом наклона, кратным
90О; меньшее приращение равно нулю, а следовательно, деление в этом случае невозможно.
В предлагаемом линейном интерполяторе за счет введения блока выделения нулевого состояния, а также третьего коммутатора предусмотрена возможность воспроизведения горизонтальных и вертикальных отрезков прямых эа счет передачи их большего приращения на выход интерполятора и запрещения формирователя в конце цифрового сегмента элементарного приращения по ведомой координате.
Цифровой линейный интерполятор содержит первый 1 и второй 2 регистры координатных приращений, блок 3 сравнения, входной коммутатор 4, блок 5 выделения нулевого состояния, блок 6 управления, делитель 7 координатных приращений, двоичерезкое прямых, что стало возможным за счет введения блока 5 выделения нулевого состояния и третьего 11 коммутатора. При нулевом меньшем приращении, что соответствует отработке горизонтальных и вертикальных отрезков прямых, нулевой управляющий сигнал с выхода блока 5 выделения нулевого состояния открывает третий коммутатор 11 для прохождения значения большего приращения с его r . орсго входа на выход и посдедующ записи во внешнее устройство. 3 ил. ный 8 и накапливающий 9 сумматоры, второй 10, третий 11 и первый 12 коммутаторы, первый информационный вход 13. управляющий вход 14 записи, второй информационный вход 15, вход 16 "Пуск", стробирующий выход l7, выход 18 "Конец интерполяции", второй выход 19 блока управления, первый
20 и второй 21 информационный выходы интерполятора и управляющий выход 22, Блок управления содержит формирователь
23 импульсов, элемент И 24, генератор 25 импульсов, триггеры 26 и 27, элементы И 28 и 29, счетчик 30 импульсов.
Первый 1 и второй 2 регистры координатных приращений служат для приема и хранения соответственно приращенийЛХ и
Л У, определяющих заданный отрезок прямой, Значения приращений ЛX иЛ Y поступают соответственно по первому 13 и второму 15 информационным входам.
Запись приращений в регистры 1 и 2 координатных приращений производится сигналом, поступающим по управляющему входу 14, являющимся третьим входом интерполятора, Блок 3 сравнения обеспечивает сравнение значений приращений, поступающих с выходов регистров 1 и 2 координатных приращений, Еслибы X >АУ, то приращение ЛУ появляется на первом выходе выходного коммутатора 4, входы которого соединены с выходами регистров 1 и 2, а приращениями Х вЂ” на втором выходе коммутатора 4, Если ЛХ < ЛУ, то приращения на выходе коммутатора 4: управляемого сигналом с выхода блока 3 сравнения, меняются местами. Таким образом. на информационный вход блока 5 выделения нулевого состояния, блока 6 управления и первый вход делителя 7, соединенных с первым выходом коммутатора 4, всегда поступает меньшее иэ приращений, а на второй вход делителя 7 — большее, Управляющий вход 16 блока управления является входом
< 024 106
"Пуск" интерполятора, Блок 6, си txc) )t;èçit рующий работу устройства, соединен первым входом с выходом 17 интерполяторэ.
Выход 17 является первым вы о leht интерполятора. Ilo указанному в IXOJ)y сгробируются многоразрядные прирэ(цен! я, поступающие на второй 20 и тре ." 21 > ыходы интерг!олятора. Нэ втором >?(ч э„б (О. ка 6 управления в процессе Ltt
СУММИРОВаНИЯ В l 9. Информационный вход накопи)ельнг>сг сум>латорэ соеди!<ен с вторым выходо>л, Блок 5 ()L(, enet<èt)»ó.;и <сгл cr)c T!) l!ilt . обеспечивает aыдачу >;улевг г!) упрэвля(о ЩЕГО СИГНаЛа!1PL1 НУЛЕВОМ З la: : (<ИИ Ог!ЕРЛции, поступак)<це(о с r;epf)of() г<ыхпдл выходного 4 KotntlyTaTopn Вы. Од GnoKa 5 выделения нулевого сocT«((ILtn соединен с yf) paL3nrltoщ11;л входом ) l>(: ". ".r o vot tttóòn10pa 11 и с входол< млаГ(пс(0 ():зр)(дл и?рвого K0MfhyTaTopý 12 Вход б (Ок ) 5, Çû!;e <(.. 1<11>! нулевого состояния под>:filo Первы! вх)J делигел ° 7 Ос;(д i(т<<ых ПРИРаЩЕНИИ Сг>ЕДИНЕН С ПЕРВ(it ВЫКГ ДО>Л входн )го комму<;)тор;) 4, I,Op (эц! Онны>л входом блока б yfll>;)f)net(;tя <: в nJ«>t< Ь lava 5 выделения нулево, о сост(. (.я, э второй с вторым выходг»л ь. Одно(о комм)тэтэрэ 1 Первый в<(хг>д блока 7 ?Оединен паpfivtt информэционны<л входг»\,дг()Lh нг го сумматора 8 и первы>л входо>л I)Top г.) vuhirtyTaTopa 10. Второй i? IixoJ1 дели rrля 7 координатных приоэ<це>п и с:о?ди«ен с и;(фОРМаЦИОННЫМ ВХОДС, i Двоичный с, tthaTcp G слу,.:ит для формирования увеличе>(ной на ед(!.(Ицу
8 и подкл(>саче()ие>л Bxo>",a гереносэ к уровн о ЛОГИЧЕСКПй сгД<ИНИЦЫ. ПОС>ОЛЬКУ ЗНаЧЕНИЕ 45 координат ых прира!це>(.(11 fto время огрэбо!. и зэ.,эн><ого Отрез a T!r)«t toй не изменя ется, э блоки,1, 4, 7 вы пол н я >Отса ac <хро (: (- ..1, TÎ:<э выходе сумматора Р I?0 (0.tën и;(терпол:i.",Lilt ()удет сфор><иро .a> >!. с, тных ilpипг<(че,(1 и 2 лып; лнения Oner эци i доле;(ия (ц!<кл подго5) 10 vL l1; с:)италы<ый Гум;.<атор 9 обаспечивар»0TKet<ио l и ) p, .iie!ii е) в каждо>1 интер) л я;. < . 0 и ((о к т л к т е д р о б I < о и ч э с г ll (ã, t(c(IL(,.>
«..;: <у с з;(э I(l .efë дpoGI I!r1 l Г) м>tL(, при !(.th !lсх0, (!(с. е cÎсTC!яIIL i;ocne выдачи (a выход ill(òeðoînnòoða многор-)зрядных ((рирлщаний, кото!>>,(ми аппр О к с (,; м 11 ) () p a < 3 a! a t < I I ы и О p (. a 0 к Гl р я м 011, Cytn(! ро(>ание з на чан и«п р ..дыду щей cyt t15 мы cî значением дрсэбно!< части отношения (:.)Г !! !(0 и<) .11)а((<е(<1(! к (10! Указанный в, ход сум:лэ)ог)э 9 соединен с у((;)эв,(!(!0(>LLtM входом (<торого коммутатора 10. При о(гутствии переполнения >ia выходе нэкопигельного сумматора 9 г<э выход ком00 >луга(oрл 10 ct(äf)OTc÷ знэ,!tllie целой части 0((<о(0 lilt!i бэ ll >((его flpltpalli, ния к мень((>с?,у,:фopth.nрс>ванное л цикле подготовки I l a I P (> i 0 tn и I < ф о Л t t a ц Ll o и Н 0; oä0 f) T О ро ГО ко>лму,, с)рэ 10. При > 85 !Ia выход ((экОп л!сльного су .<мэторэ на выx0 второго YornM) атора 10 выс!эвляется ynenLt«eIIí0å >!а c>,иницу знэче>(и целой части 0T((оше! Ия больLL>eco приращения к >лань<,е>лу. Увеличен(-Ое нэ единицу значе40 ние l)en 0(1 ч 1: Гl< Отг. 0(LL(а < !<я б)Ол ь(((его приращения к r e><»(»eh 1624406 На первом входе третьего коммутатора 11 формируется значение приращения, равное К, при отсутствии сигнала переноса накапливающего сумматора, и К+1 при наличии сигнала переполнения. Причем передача информации с первого входа коммутатора на его выход осуществляется при ненулевом меньшем приращении. В противном случае (при обработке горизонтальных и вертикальных отрезков пря алых) осуществляется передача много1..аэряднсгс кода большего приращения со второго а О да третьего коммутатора 11 на выход. Первый вход третьего 11 коммутатора 11 подключен к выходу второго коммутатсрз, второй вход соединен со вторым выходом входного коммутатора 4. Первый ксммутатор 12 служит для выдачи на регистрирующие органы (не показаны) значений многоразрядных приращений, которыми аппроксимирован отрезок прямой. Младший разряд первого информационного входа первого коммутатора 12 соединен с выходом тока выделения нулевого состояния, а остальные разряды заземлены. Второй информационный вход первого коммутатора 12 соединен с выходом -ретьего коммутатора 11. Управляющий вхсд коммутатора 1-" соединен с выходом блока 3 сравнения, осуществляющего сравнения координатных присащений. При Х >ЛУ первый выход коммутатора 12 соединен с элементами регистрации горизонтального линейного (или матричного) органа регистрации, а второй — с счетчиком строк блока управления органом регистрации (не пока эано) приЛ X <Л Y первый выход коммутатора 12 соединен со счетчиком столбцов, а второй — с элвментами регистрации вертикального линейного (или мзтричного) органа регистрации. Выход 20 коммутатора 12 является вторым выходом интерполятора, а выход 21- третьим выходом интерполятсра. Стробирование многоразрядных приращений на втором и третьем выходах интерполятора с=уществляется сигналом логической единицы на первом выходе 17 интерполятсра, соединенного с первым выходом блока 6 управления. Четвертый выход ","- таспслятора соединен с третьим выходом блока 6 управления. Логическая единица на укь=аннсм выходе сигнализирует об окончании интерполяции отрезка прямой. Пятый выход 10 интерполятора определяет посредством исполнительного органа соотношение по модулю координатных приращений. Реализация блока б управления в изобретении не отличается от его реализации в 55 вень сигнала "Пуск" на входе 16 интерпсля сра является активным сигналси записи в блок 6 управления значения меньше с приращен:я, определяющего число тактов в полном цикле работы интерполягора, Едини ..ь<й уровень на третьем ьыхэде блока б управления удерживает накспительн,й сумматор 9 в нулевом состоянии, Указан ые д1йствия предшествуют прсцс-cv нт рполяции и ссстьвляс< цикл подготовки. устройстве-прототипе. На фиг. 2 представлена функциональная схема блока управления устройства-прототипа в случае отработки горизонтальных и вертикальных 5 отрезков прямых. Интерполятор работает следующил. <6разом. В регистры 1 и 2 записываютсч со-1в -ственно срирг<ценил Л X -," (, .:даю10 чие отрезок. В,л- . сев".ен. я сс ществляется ср . i.ени <... Ичи»,Х и Л :. При 5 X - / ; на .-<ход - бло; 3 сравнения гсявляется уровень лч ической единицы, ксторь;й обеспечивает re15 р< ксммутаци<с приращений Р X и Л У, поступающих с перес о 1 и второго 2 регистров ксордина ных приращений, соответственно на второй и первый выходы входного комму-атора 4, ПоиЛ X < Л Y на 20 выходе блока 3 срагн;нил псявляетг.я уровень логического нуля, сбеспечиващий передачу Ъ: ачен и Л X ИЛ к, поступающих соответственно на первый и итсрсй вхсды входного коммутатора, н. его первый и второй выходы. Таким образом, кэ информационный вход блока 6 управления, первый вход делителя 7 и блока 5 выделения нулевого состояния всегда пост"пает л еньшее из прираще <ий, а на второе вход делителя 7 большее. В дс ителе 7 осуществляется деление большего присащения на мкньшее, причем це-ья часть отношения большеГо приращения к меньшему выставляетсл на первом выходе делителя 7 а дробная "а ть — на втором выходе делителя 7, Значение целой части отношения большего приращения к меньшему поступает на информационный вход лвсичнсгс сумматора 8 и складывается со значением логической единицы, поступающей на вход переноса сумматора 8. Поскольку вторые информационные входы двоичного сумматора заземлены то на выходе двоичного сумматора 8 будет сформировано значение К+1, где К вЂ” целая часть отношения большего приращения v меньшему. Поскольку блоки 4 и 7 асинхронны, то значение К+1 на выходе блока 8 будет неизменным до момента записи нсьых значений приращений в регистры 1 и 2, Нулевой уро1 2 31<)6 Интерполирование заданного отрезка прямой начинается с появление>:< логи е cêîé единицы на входе 16 "Пуск" 1«пер< олятора. При этом на третьем выходе блок(3 6 управления Rолвляетсл сигнал логи4еского нуля, не являющийся активным по отlloøå. НИЮ К СИГНаЛу УСТаНОВКИ B НУЛРВОЕ . ЗС голние накопительного сумма > Ора 9,! а с ором выходе блока 6 yrlp3B/ILHL формируe(()л серия импульсов, число которых р! В»о меньшему приращению. С появле <иег< переднего фронта каждого из у>)3. -»<ых импульсов в накопительном сумматоре выполняется микроопера.;ил сумми()<)(33! .«! ppQ; . Ой част1 от4or. Дроб! BTQpQгл входе комглутагорл 10, ><3 его (3>,lхРД, Р, зависиглосчи от сиг<<3ла на;< г)л:,<хс)да блока 5 BI!n<.ле». ч <»уч BQ!n остолн><1, 3сущгс(влле(с. «ерс, - I circ»3 ла на выход <реть< го > Q... yTB!<3p,! 1 с;<е; вого или втор<<го его Вхо <)л Пр < Ir .1 пГ.и единичном знл < "><ии I<3 упрлл«>с) цем Вх де третьего ког<г<утатопч 11 ссу<цес»>ччеr<.,I передлча с(1гнала I<3 (3! .Q,j тр".I„p;r) ><с;< <утатора 11 с гор ого или г< Г<.;:г<; .<с, f! ; fjr» Причем, при единич <ол1 3><3 I«л сиГналд н3 выхОДР блок3 < c, I »et<1 л осу ществляетсл переда <3 з><3 <е l!B К ичи К<1 с выхода комглутатора 10 f<3 в< о()си 2,) .«и Третий 21 вь>ход интерполлт ра Г!Г)и Л Х (<. Y первый выход ком>. у131 .;. 12 -. )Лди»е» с элементами регистрации СТГ: v< блока yl)p;. <ления органом реги. Гр(<:.".!:; (»-". I,оказан>, j, при 13Х < Л (псргt<л г<, 21 11HTepr!QrtB (Qp3, осус,ес)ь;,».. сл сигналом, cr>)OP! Нд еСО ПЕP(!0>1 БЫХО,",:".. „,: С 3F "O СИГНаЛЫ На ПBPBCГЛ И ()ГC„"Q ;« .Q"<(!K ОЛОГ. 3 6 fп ра вл Р н11л фоp Mи pую", „л f;,)от ьe фазc, При этоM гo 13;)ch л дейстьил лоложительного иглпульса 1<л Ртором выходе блока 6 у:<г )аления з)K3>< иваютсл все переходные rlI-.îöeññû, свлза»>,<, е с сумглированиом в 0!loKe 9 и коммут,чцией получе><ных значе5 ний B блоках 10 — !2. При нулевом уровне сигнала (отсутствие импульса) на втором выходс 6!.QK3 6 yr;pBBnэ><ил fлногоразрядных приращений 1L) 1<ри этОм на о НОм из выхОДов коммутатсра 12, соотве(ству>ощем ведущей координате, гыстлвллетсл значение К или К+1, а на друом, сочветству>о(цем ведомой координате, 3,а «3> 1е 1, Зг<аче><ил многоразрядных при1".. и.;)щ3 <и 1 К или К> I поступают на регистри;,jI«з!eM< H1II («, прказань>), 3 з><ачеI :!e (. Ä lflL1ljhl В СЧС1ЧИК С1POK ИЛИ СЧЕТЧИК СТОЛб (ов, причем последнее отрлбат IB3eTOB nocëe отрлботк<. прираще><ий К или К41 по ><Рдущ::й Koop(LI>IBTO. Число тактов в полногл ц«клс: роботы и><теГ)поллтора ><о завис 1T QT спогге)с: ви.> прира<ценl:é и равно лоличинс. ме <ьш г(; 1< 3 прирлв(о»ий (Л Х, r! P!1 (1 Х (<"1 ( т < и:ns = I Y 2г Сип<ал "Конец и»Tcрг>олировл.<ил отрезv I гл,lp..f)BTh МРН>,«. fo из п()пращ< .><ий. РBccMQTpим работу интерполятора в случае отработки вертикаль><ь<х (горизонтачь: !Kj отрс.зков прямых. В данногл случае г<е><ьшРе приращение равно нулю. На выхоДе блока 5 BlÄделРнил нулевого состояния Рыставляется ><улевои управляющий сигнал, под;оздойст;«;ем которого осуществляется 10 передача значе> ><а е о выход. Нулевой сигнал с выхода блока 5 выделе><ил нулевого состояния поступает также на младший разряд первого входа 45 первого коммутатора 12, что приводит к запревje!<14>Q элементарного приращения на ведомой координч-.е в пределах формирумого цифрового сегмента. При нулевом, ме»ьшем приращении 50 блок 6 управления обеспечивает выдачу единичногQ импульса, стробирующего многоразрлдно.. и 1эира<цение. В случае отработки вер икальных (горизонтальных отрезков прямых последH1<å состоят только из одного 55 цифpoBQco ccãh4e>4ra (мно<оразрядного приРЗЩ . HL<;Ij. 1 еал1.з ци.-, инт<3рпо<чл Гора на отличаетсл от рел» злц:и устоойства-прототипа. Сле„ует только QTh!e1 ITb Особенность реализаци11 вьв;е <»ых б!QKQf<, 1624406 Блок 5 выделения нулевого состояния может быть выполнен различными способами, в частности в качестве блока 5 может быть использована многовходовая схема, выполняющая логическую схему ИЛИ. При этом в качестве блока 5 выполнения нулевого состоянця могут служить микросхемы К155ЛЛ1, К555ЛЛ1 и другие. Коммутатор 11 .может быть выполнен различными способами. Возможно использование микросхемы К531 КП11 П. Работа блока 6 управления при ненулевом меньшем приращении не отличается от работы в устройстве-прототипе, После записи приращений, определяющих аппроксимируемый отрезок прямой, поступает сигнал "Пуск" на вход 16 интерполятора. Под воздействием указанного сигнала в счетчике 30 фиксируетсг, нулевое значение меньшего приращения и триггер 26 устанавливается в со тояние логической единицы. Передним фронтом импульса, поступа,ощего с прямого выхода генератора 25 импульсов, триггер 27 устанавливается в состояние логической единицы, поскольку н » его информационный вход поступае1 уровень логической единицы с прямого выхода первого триггера 26. Это, в свою очередь, разрешает прохождение импульса с выхода генератора 25 импульсов на выходе элементов 28 и 29. При переходе счетчика 30 с нулевого состояния в состояние 2", где и — разрядность счетчика, на его выходе формируется сигнал переноса, который приводит к установке в нулевое состояние первого триггера 26 С появлением переднего фронта импульса от генератора 25 триггер 27 устанавливается в нулевое состояние, запрещая прохождение импульсов на выходе элементов И 28 и 29, 1аким образом при нулевом меньшем приоащении обеспечивает"я импульс на выходе элемента И 29, который стробирует выходное многоразрядное приращение (фиг. 3), В устройстве-прототипе не предусмотрена и«в терполяция отрезков прямых с нулевым меньшим приращением, В предлагаемом техническом решении эа счет введения блока выделения нулевого состояния и третьего ком »v a1opa рэсш«рены функциональные возможн»,, ти линеино» о интерполятора возможностью о;работки горизонтальных и вертикальных отрезков прямых, Формула иэобрст ..ния Цифровой линейный интерполятор, содержащий двои«ный и накапливаюU»«»1с,««маторы, входной коммутатор, блок Сравнения, блох упр,-;аления, дел«тел», кoo р5 55 динатных приращений, первый коммутатор, второй коммутатор, первый и второй регистры координатных приращений, информационные входы которых являются соответственно первым и вторым инф,рмационными входами интерполятор,".:-.ых ды регистров координатных прира»цений ollключены соответственно к ин» о» лац1онным входам входного KQMh»YT:» or а и к перво,» и второй группам входов 3i\o.;а сравне. ия, выход которого с ;;ине.» с управляющ. ми входами первого и г»>»»ного Ко »мутаторов, г»ервый»1н»«" рмациа» ный выход входного коммутатора соединен с ичформационн:»м входом блока управлен»;я « первым входом делителя косодинат»»ых приращении, а второй информационный Bb»ход входного коммутатора подклю«ен к ВТсрому входу делител< коооди,;.тнь|х приращений, перьый и»<гормационный вход второго коммуга-сра подк,июче»» к первому выходу делителя bloop;»«Ii;. -I«!x приращечий и первому информацио»:ому входу двоичного сумматора, в,срой «.нформационный вход второго коммутатора соединен с выходом двоичного су.лматора, а управляющий вход — с выходом пе,,еноса накапливающего сумма»:»ра, Йнформациснный!.iog КОтОрОГО COOдИНЕН С Втсрь»М ВЫХадО,.» ДЕЛИтеля копрд»л»»-.-ных ",рира»це»»ий. у»»равля»ощле входы разрешения суммирования и остансза соответственно, накапливзющего сумматора подключены состветственно к второму и третьему выходам блока управлен»я, второй информационный вход двои«ного сумматсра подкгючен к общей шине, а вход пе»еноса подключен к шине логи«еской единицы, старо,«е разряды первого инфор»лационного входа первого коммутатора подключены к общей шине, первый и третий выходы блока управления являются соответственно стробирующим выходом и I xo дом "Конец интерполяции" интерполятора, первый и второй выходы первого коммутатора являются соответственно первым и вторым информационными выходами интерполятора, в . ход блока сравнения является управляющим в,lxopoM ин герполятора, управляющий вход записи»»н ерполятора подкл»счен к управляющим входам записи первого и второго регистров косрдинатных приращений, а вход "Пуск" интсрполятора .-оеди IGI» с управляющим входом блока управления, отл ич» юш и йсятем,что,с ». елью расш .рения функционал н,х возможностей и»»терпслят.рч за счет отработки горизонтальных и вертикальнь»хотреэкоа прямых, в него введен блск выделения I y»coo! ococ!ояния»леньш».го приращения и»ретий коммутатор, первый информац1o»»нь йл вход 1624406 оРаак кркрааакка Промок wxa блока 25 Блок 27 ° Эккол I Snog !9 Вп(оа блока ЗР оккол П > ооаготоакк Ьтерполлоконыб окал Фкг. 2 Составитель И. Швец Редактор Т.Парфенова Техред M.Ìîðãåíòàë Корректор М . Пожо Заказ 188 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва. Ж-35, Рэушская наб., 4/5 Производственно-издательский комбинат "Патент, г. Ужгород, ул. Гагарина, 101 которого подключен к выходу второго коммутатора, второй информационный вход соединен с вторым выходом входного коммутатора и вторым входом делителя координатных приращений, выход третьего коммутатора подключен к второму информационному входу первого коммутатора, младший разряд первого информационного входа подключен к управляющему входу третьего коммутатора и выходу блока выделения нулевого состояния младшего приращения, вход которого соединен с первым 5 информационным выходом входного коммутатора, информационным входом блока управления и первым входом делителя координатных приращений, 
