Аналоговое устройство для выборки - хранения информации

 

Изобретение относится к аналоговой информационной технике и может быть использовано для построения блоков выборкихранения информации. Цель изобретения - повышение точности устройства в режиме хранения - достигается за счет компенсации токов утечки конденсатора накопительного элемента 8 и компенсации уменьшения напряжения на выходе 13. Уменьшению напряжения на выходе 13 в режиме хранения препятствует наличие обратной связи через элементы 9, 2, 4 и 5. В связи с этим точность устройства в режиме хранения увеличивается . I ил.

1633460

10

Формула изобретения

Изобретение относится к аналоговой вычислительной технике и может быть использовано для построения блоков выборки и хранения информации.

Целью изобретения является повышение точности устройства в режиме хранения.

На чертеже представлена схема устройства.

Устройство содержит первый и второй операционные усилители 1 и 2 (ОУI и

ОУ2), первый и второй ключевые элементы 3 и 4, первый и второй помехоподавляющие элементы 5 и 6 на резисторах, разделительный элемент 7 на конденсаторе, запоминающий элемент 8 и элемент 9 обратной связи, выполнены на конденсаторах, инвертор 10, информационный вход 11 устройства, вход 12 задания режима устройства, информационный выход 13 устройства.

Устройство работает следующим образом.

При работе устройства в режиме выборки на вход 12 поступает сигнал, уровень которого соответствует логической «1». Элемент 3 под действием этого сигнала замыкается, а элемент 4 под действием проинвертированного элементом 10 сигнала с входа !2 размыкается. При замкнутом элементе 3 и разомкнутом элементе 4 ОУ! совместно с элементами 7 и 8 образует фазоинвертор (элементы 7 и 8 выбираются одинаковыми), поэтому сигналы на выходе

13 в этом случае повторяют по уровню сигнал на информационном входе 11 (полярность выходного сигнала в устройстве противоположна полярности входного).

В режиме хранения на вход 12 поступает сигнал, уровень которого соответствует логическому «О». Под действием этого сигнала элемент 3 размыкается, а элемент 4 замыкается. В этом режиме ОУI совместно с элементами 5 и 8 образуют интегратор. ОУ2 совместно включен в режим повторителя напряжения. Элемент 9 совместно с элементом 6 образуют дифференцирующую цепь, которая, будучи подключена через повторитель напряжения на ОУ2 к входу интегратора на ОУ1, препятствует разряду элемента 8 за счет токов утечки, а следовательно, и изменению напряжения на выходе OYI и выходе 13. Постоянная составляющая напряжения с выхода 13 через элемент 9 не проходит. В случае изменения напряжения на выходе 13 за счет токов утечки элемента 8 переменная составляющая напряжения через элемент 9, ОУ2, элементы 4 и 5 поступает на вход OYI, в результате чего напряжение на элементе 8 и выходе 13 восстанавливается до уровня, соответствующего моменту перехода устройства в режим хранения, 15

4

В известном устройстве обратная связь в режиме хранения отсутствует, поэтому в нем при большом времени хранения разряд элемента 8 за счет токов утечки ничем не компенсируется, а следовательно, не компенсируется и уменьшение напряжения на выходе OYI и выходе 13. Уменьшению напряжения на выходе 13 в режиме хранения препятствует наличие обратной связи через элемент 9, ОУ2, элеМенты 4 и 5. Следовательно, точность предлагаемого устройства в режиме хранения выше, чем известно го.

Аналоговое устройство для выборки-хранения информации, содержащее первый и второй операционные усилители, запоминающий элемент на конденсаторе, первый и второй ключевые элементы. разделительный элемент на конденсаторе, первый и второй помехоподавляющие элементы на резисторах, причем первый и второй выводы конденсатора запоминающего элемента подключены соответственно к информационному выходу первого ключевого элемента и выходу первого операционного усилителя, который является информационным выходом устройства, управляющий вход первого ключевого элемента является входом задания режима устройства, отличающееся тем, что, с целью повышения точности устройства в режиме хранения, в него введены инвертор, элемент обратной связи на конденсаторе, первый вывод которого подключен к информационному выходу устройства, а второй— к неинвертирующему входу второго операционного усилителя и первому выводу резистора второго помехоподавляющего элемента, второй вывод которого подключен к шине нулевого потенциала устройства, инвертирующий вход и выход второго операционного усилителя подключены к информационному выходу второго ключевого элемента, информационный и управляющий входы которого подключены соответственно к первому выводу резистора первого помехоподавляющего элемента и выходу инвертора, вход которого подключен к входу задания режима устройства, инвертирующий вход операционного усилителя подключен к второму выводу резистора первого помехоподавляющего элемента и информационному выходу первого ключевого элемента, информационный вход которого подключен к первому выводу конденсатора разделительного элемента, второй вывод которого является информационным входом устройства, неинвертирующий вход первого операционного усилителя подключен к шине нулевого потенциала устройства.