Устройство для контроля конвейерной памяти

 

Изобретение относится к вычислитепьной технике и может быть использовано в системах контроля памяти конвейерного типа для высокопроизводительных вычислительных машин. Целью изобретения является повышение производительности контроля и расширение функциональных возможностей устройства за счет пакетирования ошибок и послойного маскирования разрядов. Устройство содержит первую и вторую группы сумматоров по модулю два. группу регистров маски, группу элементов И, группу регистров данных, элемент ИЛИ и триггер. Повышение производительности контроля достигается за счет сопровождения пакета ошибок только двумя сигналами ошибки: в начале и в конце пакета . Кроме того, устройство позволяет тестировать каждый банк быстродействующей расслоенной конвейерной памяти с индивидуальным поразрядным маскированием каждого банка. 2 ил. LO

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5l)5 G ll С 29 00

СЕСОЮЗНАЯ

ТНО ТЕХйЧД

? lli 4f); ч ( фф

OllHCAHHE ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ П4НТ СССР (21) 4667577/24 (22) 27.03.89 (46) 07.03.91. Бюл. № 9 (7l) Институт проблем кибернетики

АН СССР (72) Г. Е. Аникеев (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР № 1226535, кл. G ll С 29/00, 1984.

Авторское свидетельство СССР № 1200347, кл. G ll С 29/00, 1984. (54) УСТРОИСТВО ДЛ Я КОНТРОЛ Я

КОНВЕИЕРНОИ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано в системах контроля памяти конвейерного типа для высокопроизводительных вычислиИзобретение относится к вычислительной технике и может быть использовано в системах контроля памяти конвейерного типа для высокопроизводительных вычислительных машин.

Цель изобретения — повышение производительности контроля и расширение функциональных возмож ностей устройства за счет пакетирования ошибок и послойного маскирования разрядов.

На фиг. 1 показана функциональная схема устройства для контроля конвейерной памяти; на фиг. 2 — временная диаграмма его работы.

Устройство сравнения (фиг. 1) содержит первую группу сумматоров по модулю два 1, элемент ИЛИ 2, группу регистров 3 маски, группу элементов И 4, группу регистров 5 данных, вторую группу сумматоров по модулю два 6 и триггер 7. На первый вход 8 каждого сумматора 1 поступает один разряд кода контролируемых данных, „„SU„„1633462 А 1

2 тельных машин. Целью изобретения является повышение производительности контроля и расширение функциональных возможностей устройства за счет пакетирования ошибок и послойного маскирования разрядов. Устройство содержит первую и вторую группы сумматоров ло модулю два. группу регистров маски, группу элементов И, группу регистров данных, элемент ИЛИ и триггер. Повышение производительности контроля достигается за счет сопровождения пакета ошибок только двумя сигналами ошибки: в начале и в конце пакета. Кроме того, устройство позволяет тестировать каждый банк быстродействующей расслоенной конвейерной памяти с индивидуальным поразрядным маскированием каждого банка. 2 ил. а на второй вход 9 — соответствующий разряд эталонного кода. Элементы И 4 имеют первые 10 и вторые 1! входы. Регистры

5 данных (РД) имеют информационные входы 12, входы синхронизации 13, первые

14 и вторые 15 выходы. Сумматоры 6 второй группы имеют первый 16 и второй 17 входы. Регистр 3 маски (РМ) имеет вход 18 управления записью, вход 19 синхронизации ,и информационные входы 20. Выход элемента ИЛИ 2 подключен к информационному входу 21 триггера 7, а на синхровход 22 триггера поступают импульсы синхронизации с входа 23 синхронизации устройства.

Устройство работает следующим образом.

Предположим, что тестируемое конвейерное запоминающее устройство имеет разрядность М бит и расслоение на К банков памяти. При этом адреса слов данных для банков памяти чередуются с периодом К.

Например, первому банку памяти принадлежат адреса О, К, 2К и т. д., а банку с но1633462

Формула изобретения

55 мером N6 принадлежат адреса N$ — 1, М6+К вЂ” 1, М6+2К вЂ” 1 и т. д., где Ng — номер банка (N((=1,2,...,Ê). Считаем, что конвейер операций записи и считывания в памяти требует P тактов синхронизации. Это означает, что операции записи и считывания будут завершены за P тактов синхронизации, а одновременно в конвейере могут находиться на разных стадиях выполнения до P операций. Разряды считываемого из контролируемой памяти слов данных Д„. (i=1,2,...,M) поступают на первый вход 8 сумматоров 1, а на второй его вход 9 подаются соответствующие разряды Э; эталонного кода.

Если в результате ошибки в считываемых данных Д„ ЬЭ;, то на выходе i-ro сумматора группы 1 появляется сигнал несовпадения (фиг. 2). Этот сигнал поступает на первый вход 10 i-го элемента И 4. Если при этом на второй вход 11 элемента И из регистра маски поступает разрешающий сигнал, то сигнал несовпадения проходит на вход 12 i-го регистра 5 данных. На его вход

13 синхронизации поступают синхроимпульсы (СИ), по положительному фронту которых происходит прием в младший 1-й разряд РД 5 кода на его входе 12 со сдвигом содержимого РД на один разряд в сторону старших разрядов. Регистр 5 имеет два выхода: первый выход является выходом К+1 разряда РД (фиг. 2 соответствует К=4), а выход 15 представляет собой параллельный выход всех разрядов РД.

Таким образом, на входе 16 сумматора 6 задержанный на К тактов сигнал несовпадения появляется в том же такте, когда на вход 17 приходит сигнал несовпадения с выхода элемента И 4 (можно вход 17 сумматора 6 вместо выхода элемента И 4 подключить к выходу первого разряда РД 5).

Если в некотором банке памяти (на фиг. 2 это второй банк) возникает пакет ошибок (на фиг. 2 пакет содержит 3 ошибки), то на выходе сумматора 6 первый сигнал 24 несовпадения появляется в такте обнаружения первой ошибки, а второй сигнал 25 — в момент первого правильного считывания (первый верный бит после пакета ошибок) из того же банка памяти. Два сигнала ошибки формируются независимо от числа ошибочных бит в пакете ошибок. Сигналы с выходов сумматоров 6 всех разрядов через элемент ИЛИ 2 поступают на информационный вход 21 триггера 7, который фиксирует по отрицательному фронту СИ сигнал обнаружения ошибки. Сигнал ошибки Qlll c выхода триггера 7 поступает на выход сигнала 26 ошибки блока сравнения. Триггер 7 необходим для исключения возникновения помех, связанных с разным моментом прихода сигналов на первые и вторые входы элементов 1,4 и 6.

Регистры 3 маски позволяют замаскировать сигнал несовпадения для любого раз5

35 ряда контролируемой памяти раздельно для каждого банка памяти. Каждый PM 3 представляет собой К-разрядный кольцевой регистр сдвига, где К вЂ” число банков памяти. Перед запуском процесса сравнения по управляющему входу 27 сигналы записи поступают на вход 18 РМ, а по входу 20 с входа 28 ввода кода маски устройства поступает записываемый код маски.

Во время проведения процесса контроля на вход 19 синхронизации PM поступают импульсы синхронизации, по заднему фронту которых происходит сдвиг кода в PM. С выхода первого разряда PM сигнал разрешения поступает на вторые входы элементов И 4. Если в первом разряде-уровень разрешающего сигнала, то проход сигнала несовпадения через элементы И4 разрешен, иначе — не разрешен. Сдвиг кода в PM происходит в сторону младших разрядов, а сам

РМЗ замкнут в кольцо по сдвигу данных, т. е. бит маски из первого разряда переписывается в К-й. Следовательно, код на выходе PM повторяется с периодом К, что позволяет раздельно маскировать каждый банк памяти данного разряда. Число разрядов в РД 5 должно быть не менее P тактов синхронизации, требуемых для завершения обращения к конвейерной памяти.

В этом случае при обнаружении ошибки по сигналу QШ можно прекратить обращение в память, а за последующие P импульсов синхронизации в РД запишется код несовпадения, вызвавший сигнал ОШ и коды для последующих P — 1 слов, находящихся в конвейере в момент появления Qlll, что позволяет избежать потери информации контроля. Хранимый в РД 5 код может быть считан с информационных выходов 29 устройства сравнения.

Таким образом, устройства сравнения позволяют повысить производительность контроля за счет ускорения обработки ошибок, так как для пакета ошибок необходимо обработать только два сигнала: начала и конца пакета ошибок. Кроме того, устройство сравнения позволяет тестировать каждый банк быстродействующей расслоенной конвейерной памяти с индивидуальным поразрядным маскированием каждого банка, что расширяет его функциональные возмож ности.

Устройство для контроля конвейерной памяти, содержащее первую группу сумматоров по модулю два, первые входы которых являются входами контролируемых данных, а вторые входы являются входами эталонного кода, отличающееся тем, что, с целью повышения производительности контроля и расширения функциональных возможностей устройства за счет пакетирования

l633462

10 ошибок и послойного маскирования разрядов, в него введена группа регистров маски, группа регистров данных, группа элементов И, вторая группа сумматоров по модулю два, элемент ИЛИ и триггер, причем первые входы элементов И группы подключены к выходам соответствующих сумматоров по модулю два первой группы, вторые входы элементов И группы соединены с выходами ссютветствующих регистров маски, входы записи которых являются управляющими входами устройства, а информационные входы — входами кода маски устройства, выходы элементов И группы подключены к вторым входам ссютветствующих сумматоров по модулю два второй группы и к информационным входам соответствующих регистров данных, первые выходы которых соединены с первыми входами соответствующих сумматоров по модулю два второй группы, выходы которых подключены к входа м элемента ИЛ И, выход которого соединен с информационным входом триггера, синхровход которого подключен к синхровходам сдвига группы регистров маск", группы регистров данных, и является входом синхронизации устройства, выход риггера является выходом сигнала ошибки устройства, параллельные выходы регистров данных группы являются информационными выходами устройства.

l633462

6аннпамяща:1EШ 3 1 3 Ш D 2 8ElY I E Л

7аты. 1 2 5 9 5 б 7 8 У 10 11 12 15 14 1f

И

727

Составитель О. Исаев

Редактор С. Патрушева Техред А. Кравчук Корректор О. Кравцова

Заказ 620 Тираж 346 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101