Устройство для контроля матриц и кубов памяти на цилиндрических магнитных пленках

 

Изобретение относится к вычислительной технике и может быть использовано при создании запоминающих ус гройгств на цилиндрических магнитных пленках (ГМП)„ Целью изобретения является повышение надежности и бь-ст родейс вия устройства Устройство содержит генератор 1, триггеры 2-4 управления , распределители импульсов 5-7, гчетчики пиктов 8-10, блек уп- : рэвлрш я 11 счетчиком адреса, триггер контроля (2, блок 13 управления разрядным током, элемент ИЛИ 14, элеме IT И 15, триггер улрг.рлсния 16, реьерсмвнпи счетчик 17, дешифратор -.,;-,- адреса 18, опох анализа 9 сигнала к матрицу 20 пагят1:. В /гтройстре возможна ручная ус-сновка и проверка любого адреса л,- 6гго разряда матрицы памяти, В ручнол грясиме производится аптомат;ыескиР перезапуск программы проверки с возможностью анализа величины считываемого сигнала . Использование изобретения позволяет осуществлять более качественный контроль матриц памяти. 1 ил. Z (Л С

(Ю (И) 1646002 A 1 рц G 11 С 29/00, 11/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

С5

4 ь

C) (.)

baal

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П(НТ СССР (21) 4497287/24 (22) 24.10.88 (46) 30.04.91. Beë. Р 16 (72) Л.Н.Андрианов, В,П.Бут»мелев и С.Т.Вобленко (53) 681,.327.66 (088.8) (56) Авторское свидетельство СССР

М - 381100, кл. С 11 С 29/00, 1 70.

Авторское свидетельство СССР

Ф 512493, кл. .; 11 С 29/00, 1973, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МАТРИЦ

И КУБОВ ПМ1ЯТИ НА ЦИЛИНДРИЧЕСКИХ МАГНИТНЫХ ПЛЕНКАХ (57) Изобретение относится к вычислительной техникс и может быть использовано при Создании запоминающих ус гройств на цилиндрических магнитнь х пленках (.WI} „Целью изобретения является повышение надежности и бь стродейс вил устройства. Устройство содержит генератор 1, триггеры 2-4 управления, распределител импульсов

5-7, счетчики циклов 8-10, блок управления 1! счетчиком адреса, триг .р контроля 2, блок 3 управления разрядным -.оком, элемен r ИЛИ 14, элеме >гт И 15„триггер упраr ления !6, реверс..вний счетчик 17, дешифратор .дадреса 8, бяох анализа .9 сигнала

v.;матрцщу 20 пж ят".. В устрой .тве возможна ру- ная ус.:нс вка и прове.— ка любого адреса л;- бого разряда иатрицы па .яти, В ручн.ж режиме производится автоматический перезапуск программы проверки с возможностью анализа величины считываемого сигнала. Использованче изобретения позволяет осуществлят» более качественный контроль матриц памяти. 1 ил.

1646002

Изобретение относится к вычислительной технике н может быть исполь45 зовано при создании запоминающих устройств на цилиндрических магнитных пленках (Ш П).

Целью изобретения является повышение надежности и быстродействия устройства.

На чертеже представлена блокt0 схема предлагаемого устройства.

Устройство для контроля матриц и кубов памяти на ЦМП содержит генератор 1, дополнительные триггеры 2, 3 и 4 управления, распределители 5, 6 и 7 импульсов, счетчики 8, 9 и 10 циклов, блок 11 управления счетчиком адреса, триггер 12 контроля, блок 13 управления разрядным током, элемент ИЛИ 14, элемент И 15, триггер 20

16 управления, реверсивный счетчик

17, дешифратор 18 адреса, блок 19 анализа сигнала и матрицу 20 памяти.

Выход генератора 1 подключен к первому входу блока 11 управления счетчиком адреса, информационным входам распределителей 5, 6 и 7 импульсов и одному из входов блока 13 управления разрядным током. Управляющий вход распределителя 5 импульсов подключен к выходу триггера 2 управления, а выходы: один — к входу блока 11 управления счетчиком адреса, другой — к входу счетчика 8 циклов, выход которого подключен к входам дополнительных триггеров 2 и 3 управления. Второй вход распределителя 6 импульсов подключен к входу дополнительного триггера 3 управления, а выходы: один — к блоку 11 40 управления счетчиком адреса, другой— к входу счетчика 9 циклов, выход которого подключен к входам дополнительных триггеров 3 и 4 управления.

Второй вход распределителя 7 импульсов подключен к выходу дополнительного триггера 4 управления, а выходы: один — к блоку 11 управления счетчиком адреса, другой — к входу счетчика 10 циклов, один выход которого подключен к элементу И 15, а другой — к входам дополнительного триггера 4 управления и триггера 12 контроля. Выход триггера 12 контроля подключен к Входу блока 13 УпраВления разрядным током и входу триг1 гера 16 управления. Третий вход блока 13 управления разрядным током подключен к выходу блока 11 управления счетчиком адреса. Выход триггера 16 управления подключен к второму входу элемента И 15, выход которого подключен к входу элемента ИЛИ 14. Второй вход элемента ИЛИ 14 подключен к второму выходу блока 11 управления счетчиком адреса, а выход — к реверсивному счетчику 17, второй вход которого подключен к третьему выходу блока 11 управления счетчиком адреса, Выходы счетчика 17 адреса подключены к входам дешифратора 18, выходы которого подключены к числовым входам матрицы 20 памяти. Разрядные входы матрицы 20 подключены к выходу блока

13 управления разрядным током. Выход матрицы 20 памяти подключен к входу блока 19 анализа сигнала, выход которого подключен к входу дополнительного триггера 2 управления.

Блок 11 управления счетчиком адреса, блок 13 управления разрядным током и блок 19 анализа выполнены идентичными соответствующим блокам в устройстве-прототипе.

Устройстго работает следующим образ оМ.

В исходном положении все триггеры находятся в нулевом состоянии и на все распределители импульсов подается запирающий потенциал. После запуска устройства дополнительный триггер 2 управления устанавливается в единичиое состояние и импульсы от генератора 1 запускают распределитель 5 имнульсоа.

Распределитель 5 импульсов вырабатывает программу режима »Нормализация»многократную запись обратной информации как по основному адресу, так н по соседним. Счетчик 8 циклов считает количество циклов записи. В конце последнего цикла записи со счетчика 8 поступает импульс, который устанавливает триггер 2 в нулевое состояние, а триггер 3 — в единичное.

В конце программы редима »Нормализация происходит запись информации в проверяемый элемент памяти однократно.

После установки триггера 3 в единичное состояние импульсы от генератора 1 запускают распределитель 6 импульсов. Распределитель 6 импульсов вырабатывает программу режима "Разрутчение 1" — многократную запись разрушающей информации в соседние с проверяемым элементы памяти матрнцы.

Счетчик 9 циклов считает количество

6002

5 164 циклов записи н в конце последнего цикла устанавливает триггер 3 в нулевое состояние, прекращая тем самьи режим "Разрушение 1", а триггер 4—

I в единичное, запуская распредели тель 7 импульсов, Распределитель 7 импульсов вырабатывает программу режима "Разрушение 2" — многократную запись обратной информации в проверяемый элемент памяти малыми разрядными токами. Счетчик 10 циклов считает количество циклов записи н в конце последнего цикла устанавливает триггер 4 в нулевое состояние, прекращая тем самым режим "Разрушение 2" и устанавливает триггер 12 контроля в единичное состояние, подготавливая проверку элемента памяти по записи и хранению информации другой полярности. По окончании режима "Разрушеll ние 2 производится контрольное считывание информации. Если информация считана правильно, блок 19 анализа сигнала вырабатывает импульс и устанавливает триггер 2 в единичное остояние, тем самым запуская режим

lI It

Нормализация для другой полярности.

Работа устройства повторяется„По окончании проверки первого элемента памяти триггер 12 контроля устан;,вливается в нулевое состояние, а триггер 1б — в единичное, тем самым разрешая прохождение импульса от счетчика 10 чере" элемент И 15 и элемент И 14, который устанавливает счетчик 17 адреса на следуюгщй адрес.

В случае сбоя реверсивный счетчик остается на прежнем адресе и программа следует по сбойному адресу позволяя сразу же анализировать причину сбоя. Устройство позволяет продолжать проверку и выявить последующие сбойные элементы памяти с одновременным анализом причн сбоя, В предлагаемом устройстве возможна ручная установка и проверка любого адреса любого разряда матрицы памяти. В ручном режиме производится а автоматический перезапуск программы проверки с возможностью анализа величины считываемого сигнала, Использование изобретения позволяет осуществить более качественный контроль матриц памяти. формула изобретения

Устройство для контроля матриц и кубов памяти на цилиндрических маг10

55 нитных пленках, содержащее генератор, реверсивный счетчик адреса, блок управления разрядным током, блок анализа сигнала, вход которого является информационным входом устройства, блок управления счетчиком адреса, триггер контроля, выход которого подключен к первому входу блока управления разрядным током и входу установки триггера управления, выход которого подключен к первому входу элемента И, элемент ИЛИ, первый вход которого подключен к выходу элемента И, второй вход — к второму выходу блока управления счетчиком адреса, а выход — к счетному входу реверсивного счетчика адреса, разрядные выходы которого подключены к соответствующим входам дешифратора адреса, выходы которого являются числовыми выходами устройства, выходы блока управления разрядными токами являются разрядными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и быстродействия устройства, оно содержит три доло.жительных триггера управления трп распределителя импульсов и три сче ..пка циклов, выход первого донолнительного триггера управления подклк1чен к управляющему вХоду первого распределителя импульсов, первый выход которого подключен к второму входу блока управления счетчиком адреса, а второй выход — к счетному входу первого счетчика циклов, выход которого подключен к входу сброса первого дополнительного триггера управления и входу установки второго дополнительного триггера управления, выход которого под— ключен к управляющему входу второго распределителя импульсов, первый выход которого подключен к третьему входу блока управления счетчиком адреса, а второй выход — к счетному гходу второго счетчика циклов, выход которого подключен к входу сброса второго дополнительного триггера управления и входу установки третьего дополнительного триггера управления, выход которого подключен к управляющему входу третьего распределителя импульсов, первый выход которого подключен к четвертому входу блока управления счетчиком адреса, а второй выход — к счетному входу третьего счетчика циклов, первый выход ко164бб02

Составитель Ю.Розенталь

Техред С.Мигунова

Корректор Н.Ревская

Редактор А.Лежнина

Эаказ 1352 Тираж 353 Подписное

ВНИИПИ Государственного комитета но изобретениям н открытиям нри ГКНТ СССР

113035 Москва Ж 3S Раушская наб д /5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, Ул. Гагарина,!01 торого подключен к второму входу элемента И, а второй выход — к входу

- сброса третьего дополнительного триггера управления и входу уста5 новки триггера контроля, выход блока анализа сигнала подключен к входу установки первого дополнительного т триггера управления, выход генератора подключен к первому входу блока управления счетчиком адреса н информационным входам первого, втrporo и третьего распределителей импульсов, первый выход блока управления счетчиком адреса подключен к входу установки реверсивного счетчика адреса, а

его третий выход подключен к второму входу блока управления разрядныи током.