Постоянное запоминающее устройство с коррекцией ошибок

 

Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих постоянных запоминающих устройств с коррекцией ошибок. Целью изобретения является повышение быстродействия постоянного запоминающего устройства. Поставленная цель достигается тем, что устройство содержит блок анализа синдрома, выходы второго дешифратора соединены с третьей группой информационных входов мультиплексора,выходы накопителя соединены с первой группой информационных входов мультиплексора , а выходы группы блоков ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с второй группой информационных входов мультиплексора, в результате чего информационные сигналы при отсутствии ошибок минуют группы блоков ИСКЛЮЧАЮЩЕЕ ИЛИ. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 11 С 11/40. 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4496293/24 (22) 02.08.88 (46) 15.04.91. Бюл. 1Ф 14 (72) А.А.Глухов (53) 681.327.66 (088.8) (56) B.Ê.Êîïåëüêî, В.В.Лосев Надежное хранение информации в полупроводниковых запоминающих устройствах. М.: Радио и связь, 1986, с. 172 — 175.

Авторское свидетельство СССР

М 1317482, кл. G 11 С 11/40, 1986. (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ОШИБОК (57) Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих постоянИзобретение относится к вычислительной технике и может быть использовано при проектировании быстродействующих постоянных запоминающих устройств с коррекцией ошибок.

Целью изобретения является повышение быстродействия постоянного запоминающего устройства.

На фиг. 1 представлена функциональная схема постоянного запоминающего устройства с самоконтролем; на фиг. 2— блок-схема второго дешифратора; на фиг. 3 — схема блока вычисления синдрома.

Постоянное запоминающее устройство содержит первый дешифратор 1, накопитель 2, блок 3 вычисления синдрома, второй дешифратор 4, блок 5 анализа синдрома, выходы которого являются выходами 6 второй группы устройства, группа элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 7, мультиплексор 8, „„. Ж „„1642524 А1 ных запоминающих устройств с коррекцией ошибок. Целью изобретения является повышение быстродействия постоянного запоминающего устройства. Поставленная цель достигается тем, что устройство содержит блок анализа синдрома, выходы второго дешифратора соединены с третьей группой информационных входов мультиплексора,выходы накопителя соединены с первой группой информационных входов мультиплексора, а выходы группы блоков ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с второй группой информационных входов мультиплексора, в результате чего информационные сигналы при отсутствии ошибок минуют группы блоков ИСКЛ ЮЧАЮ ЩЕ Е ИЛ И, 3 ил. выходы которого являются выходами 9 второй группы устройства, адресные входы 10 первого дешифратора 1, вторые адресные входы 11 второго дешифратора 4. Коммутация входных сигналов в блоке 3 вычисления синдрома осуществляется в соответствии со схемой (фиг. 2): первая группа выходов блока 3 вычисления синдрома — разряды S -S7, вторая группа выходов — разряды So-Яз.

На фиг. 3 обозначены: До ... Дз; До ...

Дз; До ... Дз; До ... Дз — информационные

1. 2 2. 3 З разряды; Н ... Нт — проверочные разряды;

So... $т — разряды синдрома.

Дешифратор 4 состоит из схем 12, 13 сравнения, число которых определяется разрядностью синдрома, и элемента ИЛИ

14. Входы схем 12 сравнения и элемента

ИЛИ 14 соединены с выходом блока вычисления синдрома, а их выходы — с входом схемы 13 сравнения. Одновременно на вход

1642524

30

55 схемы 13 сравнения поступает информация о состоянии адреса второй группы входов

11 устройства. Разряды синдрома S>... Зз указывают на характер ошибки в информационных разрядах, а разряды 54... Ят — на ее местоположение в слове длины N.

Постоянное запоминающее устройство работает следующим образом.

На адресные входы 10 и 11 устройства постуаает адрес считываемого из ПЗУ сло.ва. Из накопителя 2 с помощью дешифратора 1 выбирается слово разрядности N, соответствующее адресным сигналам. Это слово поступает на входы блока 3 вычисления синдрома и первую группу входов мультиплексора 8. Вычисленные в блоке 3 разряды синдрома поступают на входы второго дешифратора 4 и входы блока 5 анализа синдрома, а младшие разряды синдрома поступают на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7. В блоке 5 анализа синдрома формируются сигнал готовности информации и сигнал об одиночных и некорректируемых ошибках запоминающего устройства. Сигнал об одиночной ошибке прерывает обработку последующим устройrTBoì информации, выводимой из постоянного запоминающего устройства, на время, необходимое для ее исправления. Сигнал о наличии некорректируемой ошибки извещает о неисправности постоянного запоминающего устройства.

На вторую группу входов мультиплексора 8 поступает информация из накопителя

2, просуммированная по mod 2 с младшими разрядами синдрома элементами ИСКЛЮЧАЮЩЕЕ ИЛИ 7.

Если ошибка отсутствует, то на входах первой группы второго дешифратора 4 присутствует исходный (логический О) уровень.

Вследствие этого информация из накопителя 2 через информационные входы первой группы мультиплексора 8 в соответствии с сигналами на информационных входах третьей группы мультиплексора 8 проходит на выходы 9 второй группы устройства. При этом информация минует элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 7, чем достигается сокращение времени на выходе информации из накопителя на время задержки элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Блок 5 анализа синдрома формирует сигнал об отсутствии ошибок и возможности дальнейшей обработки. В случае наличия ошибок, поддающихся исправлению, в дешифраторе 4 определяется местоположение ошибки, сигнал об этом в виде уровня логической 1 поступает на один из входов третьей группы мультиплексора 8, на выходы 9 второй группы устройства проходит исправленная информация, поступившая на вторую группу информационных входов мультиплексора 8, причем та часть слова накопителя, которая определена адресом второй группы адресных входов устройства. Сигнал об одиночной ошибке устройства, формируемый блоком 5 анализа синдрома, затягивает считывание информации, заставляя последующие устройства дождаться ее исправления, При наличии ошибок, исправить которые постоянное запоминающее устройство не мо-, жет, блоком 5 анализа синдрома формируется сигнал некорректируемой ошибки. Второй дешифратор 4 формирует на выходе сигналы уровня логического О, и на выход 9 устройства проходит информация в том виде, в каком она была считана из накопителя 2. Обмен происходит в максимально возможном для устройства темпе.

Таким образом, быстродействие устройства в режиме работы без ошибок увеличивается, так как информация из накопителя попадает на выход устройства через группу входов мультиплексора, минуя элементы ИСКЛЮЧАЮЩЕЕ ИЛИ.

Постоянное запоминающее устройство может найти широкое применение в аппаратуре с высокой степенью надежности, Формула изобретения

Постоянное запоминающее устройство с коррекцией ошибок, содержащее первый дешифратор, адресные входы которого являются первой группой адресных входов устройства, накопитель, адресные входы которого соединены с выходами первого дешифратора, блок вычисления синдрома, информационные входы которого соединены с выходами накопителя, второй дешифратор, первая группа адресных входов которого соединена с первой группой выходов блока вычисления синдрома, группа элементов .

ИСКЛЮЧАЮЩЕЕ ИЛИ, мультиплексор, адресные входы которого являются второй группой адресных входов устройства, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит блок анализа синдрома, информационные входы которого соединены с первой группой выходов блока вычисления синдрома, выходы блока анализа синдрома являются первой группой выходов устройства, выходы накопителя соединены с первой группой информационных входов мультиплексора и первой группой информационных входов группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторая группа выходов блока вычисления синдрома соединена с второй группой информационных входов группы элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы группы эле1642524 ментов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с второй группой информационных входов мультиплексора, выходы второго деаифраторэ соединены с третьей группой информационных входов мультиплексора, вторая группа адресных входов второго дешифра-= тора соединена с адресными входами мультиплексора, выходы мультиплексора являются второй группой выходов устройст5 ва.

1642524

urdu

Составитель Б. Венков

Редактор А. Маковская Техред М.Моргентал Корректор А, Осауленко

Заказ 1.151 Тираж 350 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101