Устройство для контроля цифровых блоков

 

Изобретение относится к вычислительной технике, а точнее - к средствам автоматического контроля цифровых объектов, и может быть использовано для проверки интегральных схем, а также узлов и блоков ЭВМ и других средств цифровой автоматики как при производстве, так и при эксплуатации этих узлов и блоков. Целью изобретения является расширение области применения и повышение быстродействия устройства. С этой целью в устройство, содержащее блок памяти, блок задания тестов и анализа реакций и блок задания режима, введены счетчик команд, блок микропрограммного управления и блок регистров. При этом блок микропрограммного управления содержит триггер переключения последовательности микрокоманд, регистр кода команд, регистр внутренней последовательности микрокоманд, мультиплексор проверки условий, память микрокоманд, формирователь импульсов, элемент ИЛИ, генератор импульсов и делитель частоты. 3 табл., 8 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

yg)g С 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4419557/24 (22) 04. 04. 88 (46) 07.07.91. Бюл. № 25 (72) Д.А.Прилежаев, Г.И. Смирнов и С.Б.Соломин (53) 681.32(088.8) (56) Авторское свидетельство СССР

¹ 1136169, кл. G 06 F 11/26, 1983.

Авторское свидетельство СССР № 1312580, кл; G 06 F 11/26, 1985.

Авторское свидетельство СССР № 1315982, кл. G 06 F 11/26, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ (57) Изобретение относится к вычислительной технике, в частности к средствам автоматического контроля цифровых объектов, и может быть использовано для проверки интегральных схем, а также узлов и блоков ЭВМ и других

Изобретение относится к вычислительной технике, в частности к средствам автоматического контроля объек4 тов, и может быть использовано для проверки интегральных схем, а также узлов и блоков ЭВМ и других средств цифровой автоматики как при производстве, так и при эксплуатации этих узлов и блоков.

Целью изобретения является расширение области применения и увеличение быстродействия устройства.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — схема блока памяти; на фиг. 3 — схема счет.чика команд; на фиг. 4 — схема блока микропрограммного управления; на фиг.5 схема блока регистров; на фиг.б — схе„„80„„1661768 А 1

2 средств цифровой автоматики как при производстве, так и при эксплуатации этих узлов и блоков. Целью изобрете« ния является расширение области применения и повышение быстродействия устройства. С этой целью в устройство, содержащее блок памяти, блок задания тестов и анализа реакций и блок задания режима, введены счетчик команд, блок микропрограммного управления и блок регистров. При этом блок микропрограммного управления содержит триггер переключения последовательности микрокоманд, регистр кода команд, регистр внутренней последовательности микрокоманд, мультиплексор проверки д условий, память микрокоманд, формирователь импульсов, элемент ИЛИ, генератор импульсов и делитель частоты.

8 ил., 3 табл.

О ма бЛока задания тестов и анализа реак Hi на Фиг, 7 и 8 — алгоритмы выпол нения команд устройства.

Устройство для контроля цифровых блоков (фиг.1) содержит блок 1 памяти, счетчик 2 команд, блок 3 микро- . 4 программного управления, блок 4 ре- 1Х гистров, блок 5 задания тестов и анализа реакций, блок 6 задания режима.

Блок 1 памяти предназначен для. хранения программы контроля цифрового с блока, состоящей из тестовых наборов в соответствии. с табл. 1. Несть старших разрядов слова команды образуют код команды. Для расширения адресного пространства адресов перехода в командах G,Р,F адреса подпрограммы в команде S числа повторений в коман- .

lá617б8 де С эти команды состоят из двух слов, последовательно идущих друг за друглм. Шесть старших разрядов первого слова образуют код команды, а второе слово — соответственно адрес перехода, адрес подпрограммы, значение числа повторений.

Блок 1 памяти (фиг. 2) состоит из шинного формирователя 7, дешифратора 1<

8 блока 9 микросхем памяти (ПЗУ).

Щнный формирователь 7 служит для буфЕрирования шины адреса блока 9 микросхем ПЗУ, дешифратор 8 служит для выбррки микросхем в блоке 9 микросхем

ПЗУ. Счетчик 2 команд служит для адресации блока 1 памяти, записи в него аДреса перехода при выполнении ко- . манд G, P, P адреса подпрограммы при выполнении команды S и адреса возвра- 20 та из подпрограммы при выполнении команды (.

Система команд устройства для контроля цифровых блоков.

В табл. 1 приняты следующие обозна-5 чения: И/N, 1/0, H/L — разряды, определяющие конфигурацию канала; И/N— разряд маскирования; M=1 — канал сравнивается в блоке 5 при сравнении;

N=0 — канал не сравнивается в блоке 5

30 при сравнении; 1/Π— разряд вход/выход; 1=1 — канал работает на выдачу воздействия; 0=0 — канал работает на црием воздействия; Н/L — - разряд логического уровня на контролируемом каНале; Н=1 — высокий логический уро35 вень; .0 — низкий логический уровень;

Х вЂ” безразличное состояние.

Счетчик 2 команд (фиг. 3) состоит из группы счетчиков 10 и формировате40 лей 11 и 12 импульсов. Формирователь

12 импульсов служит для формирования импульса по отрицательному фронту сигнала на его входе, что обеспечивает

Синхронизацию загрузки в группу счет- 45 чиков 10. Формирователь 11 импульсов служит для формирования отрицательного импульса по отрицательному фронту сигнала "Пуск" с выхода блока 6. Сформированный импульс сбрасывает по входам Сброс" .группу счетчиков 10 перед началом процесса контроля.

Блок 3 микропрограммного управления (БИУ) служит для синхронизации

Работы всех блоков устройства, для управления обменом данных между блоками, межцу устройством и контролируемым блоком. Блок 3 (БМУ) состоит из триггера 13 переключения последовательности микрокоманд, мультиплексора 14 проверки условий, регистра 15 кода команд, регистра 16 внутренней последовательности микрокоманд, шины

17 памяти микрокоманд, формирователя 18 импульсов, элемента ИЛИ 19, генератора 20 импульсов, делителя 21 частоты. Триггер 13 переключения последовательности микрокоманд служит для подключения к адресным входам 17 памяти либо адреса, определяемого кодом команд, считанным из блока 1 памяти, либо адреса перехода с выходов шины 17 памяти (ПЗУ) при выполнении команд устройства, состоящих из нескольких микрокомандных последовательностей (фиг. 7 и 8). Регистр 15 кода команд служит для записи кода команды устройства, который является адресом первой микрокомандной последовательности при выполнении соответствующей команды. Регистр 16 внутренней последовательности микрокоманд служит для записи адреса следующей микрокомандной последовательности с выхода шины 17 памяти при выполнении команд устройства, состоящих из нескольких микрокомандных последовательностей.

Соответствующие выходы регистра 15 и регистра 16 объединены и образуют адресную шину 17 памяти. Но поскольку эти регистры выполнены на элементах с третьим состоянием,.которое управляется от прямого и инверсного выходов триггера 13, то в любой момент времени с адресной шиной l7 памяти связан один иэ этих регистров, а другой находится в отключенном состоянии. Иультиплексор 14 проверки условий служит для проверки условий ветвления в микрокомандных последовательностях. Шина

17 микроманд, содержит микрокоманды у(1), 1=1-31 (табл. 2), распределенные в соответствии с системой команд (табл. 1) и алгоритмами их выполнения (фиг. 7,8). Формирователь 18 импульсов служит для формирования импульса по положительному фронту сигнала на

его входе.

Блок 3 обеспечивает взаимодействие всех блоков устройства путем выработки соответствующих управляющих сигналов в соответствии с значениями осведомительных сигналов, поступающих на входы логических условий блока. Алгоритмы работы блока 3 приведены в виде блок-схем на фиг. 7,8. Управляющие сигналы У(1), заданные в операторных

1 вершинах алгоритмов и представляющие микрокоманды, описаны в табл. 2, где каждому сигналу сопоставлен комер и разряд выхода блока 3, являющегося источником этого сигнала, номер блока, которым этот разряд управляет, а также выполняемое под управлением этого сигнала действие. Иикрокомандные последовательности на Лиг. 7,8 имеют следующие обоэзначения: Т1 обозначение команды в соответствии с табл.1; 1 — номер микрокомандной последовательности в данной команде. Осведомительные сигналы X(I) в ус- 15 ловных вершинах алгоритмов описаны в табл. 3, где каждому сигналу X(I) сопоставлены номер и разряд входа блока .3, номер блока, являющегося источником этого сигнала, и характеристика 20 логического условия, представленного этим сигналом.

Блок 4 регистров (Лиг. 5) предназначен для осуществления функциональных возможностей устройства в соответ- 25 ствии с системой команд (табл. 1)., Блок 4 регистров состоит из буферного регистра 22, регистра 23 начального адреса, регистра 24 задержки 7, регистра 25 возврата, счетчика 26 повторе- 30 ний подпрограммы, счетчика 27 задержки D счетчика 28 задержки Z триггеров 29,30, элемента НЕ 31, элемента

И-ИЛИ 32, регистра 33 состояния. Причем, регистр 33 состояния состоит из триггера 34 "Работа", триггера 35

"Стоп", триггера 36 "Ошибка", триггера 37 "Годен"..Буферный регистр 22 слулит для записи из блока 1 памяти аргумента команды (для команд, состоя- 40 щих из двух шестнадцатиразрядных слов (табл. 1) с последующей записью его в регистр 23 начального адреса, в счетчик 26 повторений, счетчик 27 задержки D, регистра 24 задержки 7,, 45 счетчик 2 команд в соответствии с алгоритмами работы. Регистр 33 состояния отражает состояние устройства и индикацию состояния "Годен/брак" проверяемого цифрового блока. Регистр 23 начального адреса служит для записи адреса подпрограммы при выполнении команды S с последующей записью его в счетчик 2 команд в соответствии с алгоритмами работы. Регистр 24 задержки Е служит для записи значения задержки Z из буферного регистра 22 при выполнении команды Z с последующей записью в счетчик 28 задерж1661768

6 ки Z при выполнении команды ТЗ, Регистр 25 возврата служит для записи адреса выхода из подпрограммы при выполнении команды S устройства с последующей записью в счетчик 2 команд при выполнении команды О устройства.

Соответствующие выходы буферного регистра 22, регистра 23 начального адреса, регистра 25 возврата объединены и образуют шину команды устройства. Поскольку эти регистры выполнены на элементах с третьими состояниями, входы разрешения которых управляются микрокомандами в соответствии с алгоритмами (фиг.7,8), то в любой момент времени шина нагружается на один из указанных регистров, а остальные находятся в отключенном состоянии, Счетчик 2б повторений служит для записи значения числа повторений подпрограммы из буферного регистра 22 при выполнении команды с устройства.

Счетчик 27 задержки D служит для записи в него из буферного регистра 22 значения задержки D при выполнении команды D и формирования на выходе триггера 29 импульса длительностью, соответствующей задержке П. Счетчик

28 задержки Х служит для записи из регистра 24 значения задержки Z npu выполнении команды ТЗ и формирования на выходе триггера 30 импульса длительностью, соответствующей задержке Z. Триггер 34 устанавливается при пуске процесса контроля по входу

"Пуск" устройства, сбрасывается по ошибке контроля, по концу контроля и по несуществующему коду команды.

Триггер 35 устанавливается по входу

"Стоп" устройства, сбрасывается автоматически в момент пуска контроля.

Триггер 36 "Ошибка" устанавливается при возникновении несовпадения в блоке 5 эталонных сигналов и реальных откликов контролируемого блока и сбрасывается автоматически в момент пуска.

Триггер 37 устанавливается по окончанию процесса контроля и сбрасывается в момент пуска.

Блок 5 задания тестов и анализа реакций (фиг. 6) служит для выдачи тестовых воздействий на контролируемый цифровой блок, сравнения реальных откликов с контролируемого блока с эталонными и выдачи результатов сравнения в блок 4 регистров и блок 3 микропрограммного управления. Блок 5 состоит из группы элементов ИЛИ 38, деши1661768 фратора 39, группы регистров 40, группы элементов 41 сравнения, группы регистров 42, группы элементов И 43, группы элементов И 44, группы двунаправленных приемо-передатчиков 45, регистра 46 результатов сравнения, элемента ИЛИ 47, триггеров 48, 49.

Значение N равно числу контролируемых каналов. i0

Дешифратор 39 служит для записи в группу регистров 40 значений конфигурации каналов И/N, 1/О, Н/L (см. табл, 1). Группа элементов 41 сравнения служит для сравнения реальных от- 15 кликов с контролируемого цифрового блока с эталонными из группы регистров 40. Результат сравнения появляется на выходах группы элементов И 43.

Группа регистров 42 служит для записи 20 параметров канала (1/О, Н/1,) для выдачи тестовых воздействий через группу элементов И 44 и приемопередатчики 45 на контролируемый цифровой блок.

Блок задания режима служит для пус-"-5 ка и останова процесса. контроля и состоит из двух кнопок типа ПКБ 9-1 при нажатии на которые на их выходах формируются.импульсы отрицательной полярности (сигналы "Пуск", "Стоп" ). 30

Устройство работает следующим образом.

После включения питания устройства происходит начальный сброс триггеров регистра 33 состояния и триггера 13

БИУ (цепи сброса на схемах не показаны). После начального сброса триггера 13 блока 3 адрес памяти определяется через регистр 15 кодом команды, считываемой из блока 1 памяти. 40

Таким образом, память готова для отработки команды из блока 1 памяти. После начального сброса триггера 34

"Работа" регистра 33 блокируется на делителе 21 частоты блока 3 выдачи 45 синхроимпульсов на вход памяти до момента пуска программы контроля по входу "Пуск" устройства.

Программа проверки контролируемого . цифрового блока находится в блоке 1 памяти. Пуск осуществляется следующим образом. При нажатии кнопки "Пуск" блока 6 приходит отрицательный импульс на формирователь 11 импульсов счетчика 2, который по отрицательному 55 фронту входного сигналя формирует импульс, поступающий на входы "Сброс" группы счетчиков 1 счетчика 2, который при этом сбрасывается. Ь соответствии с нулевым значением счетчика 2 команд, являющимся адресом начала программы контроля, иэ блока 1 памяти выбирается первая команда, код которой поступает на входы регистра 15 блока 3.

Положительным фронтом сигнала

"Пуск" устанавливается триггер .34

"Работа" регистра 33 состояния. С вы-! хода триггера 34 сигнал поступает на первый вход делителя 21 частоты блока 3, разрешая синхронизацию памяти 17, а также на вход формирователя

18 импульсов, который формирует импульс по положительному перепаду входного сигнала. Сформированный импульс через элемент 19 поступает на синхровход регистра 15, записывая в. него код команды, выбранный иэ блока 1, а также на счетный вход счетчика 2, увеличивая его значение на "1". По этому новому адресу из блока .1 памяти выбирается следующая команда или аргумент предыдущей команды, если она состоит из двух слов..Одновременно с этим выполняется команда, код. которой записан в регистр 15 кода ко" манд блока 3 в соответствии с алгоритмами работы устройства.

Таким образом,.регистр 15 является конвейерным регистром и обеспечивает совмещение по времени процессов выборки из блока 1 памяти следующей команды и выполнения предыдущей. Если текущая команда состоит из одной микрокомандной последовательности (фиг.7, 8), то адрес следующей команды определяется регистром 15 кода команд. Если текущая команда состоит из нескольких микрокомандных последовательностей (команды ТЗ, G,P,F,S,Q,С,I,D), то адрес следующей команды определяется выходами Y(8) — Y(14) памяти 17 блока 3 и выходом мультиплексора 14 (проверки условий ветвления) при переключении триггера 13 блока 3 микрокомандой 7(7). Одновременно с записью кода команды в регистр 15 происходит запись всего слова в буферный регистр 22 блока 4.

Выполнение команд устройства проис.— ходит следующим образом.

Команда Т1 "Тестовая инструкция без передачи воздействия на контролируемый блок и без сравнения" содержит одну микрокомандную последовательность

Т1/1. При выполнении Т1/1 происходит запись конфигурации канала с выхода

1661768 буферного регистра 22 блока 4 в определенный регистр группы регистров 40 бпока 5. Выбор этого регистра определяется разрядами 00,...,09 регистра 22 (в формате слова команды адрес канала), поступающими на информационные входы дешифратора 39 блока 5. На его управляющий вход приходит микрокоманда Y(29), по которой на выходе дешифратора 39, соответствующем адресу канала, появляется импульс, проходящий через второй вход элемента 38. соответствующего канала на синхровход регистра 40, и конфигурация канала (разряды 15

10,...,12 команды) записываются в регистр 40. По микрокоманде Y(21), поступающей на вход установки в 0" триггера 48 блока 5, на выходе его устанавливается нулевое значение и информация 1/О, Н/L с первого и второго входов регистра 42 типа защелки ке проходит через регистра 42, элемент 44, двунаправленный приемопередатчик 45 на контролируемый блок.

По микрокоманде У(15) через элемент

19 блока 3 происходит приращение на

"1" счетчика 2, запись в регистр 15 кода следующей команды, запись в буферный регистр 22 блока 4 всего ко- 30 мандного слова или аргумента команды.

Последние действия по Y(15) аналогичны для всех команд.

В первой микрокомандной последовательности Всех команд микрокоманда

У(31) необходима для установки выхода триггера 49 блока 5 и соответственно синхровхода регистра 46 типа защелки в состояние логической "1", чтобы результаты сравнения во всех значимых 40 каналах (М=!) проходили на выход. регистра 46 и результирующий сигнал сравнения бып на выходе элемента 47.

Это условие необходимо для работы команд P F. 45

Команпа Т2 "Тестовая инструкция с передачей воздействия на контролируемый блок и без сравнения" выполняется аналогично команде Т1 за исключе- 0 нием того, что по микрокоманде Y(20), поступающей на вход установки.в "1" триггера 48 блока 5, на выходе триггера 48 появляется логическая "1" и значения 1/О, Н/L с выхода регистра .40 запишутся в регистр 42 и через элемент 44, двунаправленный приемопередатчик 45 на контролируемый блок бу-, .дет выдано значение Н/L канала.

Команда Тестовая инструкция с передачей воздействия на контролируемый блок и со сравнением" имеет несколько микрокомандных последовательностей.

Микрокоманды Y(29) Y(20) работают аналогично описанному. По микрокоманде Y(7), поступающей на синхровход триггера 13 блока 3, триггер 13 переключается и адрес следующей микрокомандной последовательности будет определяться микрокомандами Y(S)-Y(14) и выходом мультиплексора !4 до тех пор, пока в ТЗ/5 по У(7) триггер 13 снова не переключится. В ТЗ/1 после выдачи тестового воздействия на цифровой блок по микрокоманде Y(30), которая поступает на вход "Установка в 1" триггера

30 блока 4 и вход загрузки У1 счетчика 28 задержки, триггер 30 устанавливается в " 1", загружается значение задержки Z.èç регистра 24 (запись в регистр происходит по команде Z) и синхроимпульсами на входе счетчика 28, поступающими с выхода делителя 21 частоты блока 3, начинается режим вычитания счетчика. После его обнуления с выхода переноса сигнал по11e II ступает на вход установки в О три г-. гера 30 блока 4, который переключает -. ся . Таким образом, на выходе триг гера 30 формируется положительный импульс длительностью, соответствующей значению, записанному в регистр 2 4 п о команде Z . Çàäåðæêà Z — это задержка между выдачей т ес то вого воздействия в команде Т 3 и сравнением отклика с эталонным значением в блоке 5 . Выход триггера 30 блока 4 соединен с информационным входом мультиплексора 1 4 блока 3 и после разрешения отсчета задержки Z no Y (30 ) в Т 3 / 2 проверяется условие X 1 до момента окончания отсчета задержки Z . Послед оват ел ь ности типа Т 3 /4 — промежуточные, в них осуществляется безусловный переход на соответс твующие : последовательности выполня емо го алгоритма . Они появляюся вследствие принятой пр ов ерки усло-. вий ветвления, когда переходы п о условиям Х (Т ) осуществляются и нв ертир овани ем младшего разряда адреса следующей микрокомандной последовательности на входе регистра 1 6 блока 3 °

В ТЗ/1 по микрокоманде Y(31) устанавливается триггер 49 блока 5 и регистр 46 типа защелки блока 5 устанавливается в режим передачи резуль1661768

12 татов сравнения через группу элементов И 43 на входы элемента 47. Отклики с контролируемого цифрового блока проходят через двунаправленные приемопередатчики 45 HB первые входы схем

41 сравнения. Таким образом, к моменту сравнения на входах регистра 46 и элемента 47 будет информация об ощибках на всех значимых каналах. Если вход имеет высокий уровень, то реаю1ьный отклик не совпал с ожидаемым, еСли низкий уровень, то реальный отклик совпал с ожидаемым. Для незначимых каналов третьи выходы регистров

40 находятся в низком состоянии и поэгому на выходах групп элементов И 43 находятся низкие уровни, т.е. каналы не сравниваются с ожидаемыми откликами.

На выходе элемента 47 блока 5 Аормируется результирующий сигнал ошибк, который поступает на вход мультиплексора 14 блока 3. После отсчета задержки Е сигнал с инверсного выхода 25 триггера 30 блока 4 приходит на синхровход триггера 49 блока 5, тригГер 49 сбрасывается и результаты

Сравнения всех каналов защелкиваются в регистре 46. Одновременно с этим 30

В ТЗ/3 после отсчета задержки Е проверяется условие Х2 наличия сравне- ния в блоке 5 на мультиплексоре 14 блока 3. Если ошибки нет, по микрокоманде Y(7) в ТЗ/3 переключается триггер 13 блока 3 и процесс выполнения команд, считываемых из блока 1 памяти, продолжается. Если есть ошибка сравнения, то в ТЗ/6 по микроко-. манде 7(23}, поступающей на синхро- 40 вход триггера 36 ошибки регистра 33, триггер 36 устанавливается и индицирует состояние неисправности проверяемого цифрового блока. Поскольку результаты сравнения всех каналов защелкнуты в регистре 46 блока 5, выходы этого регистра могут быть использованы для индикации несовпавших каналов.

В команде G безусловного пеРехода в программе контроля при выполнении

G/3 микрокоманда Y(19) поступает на вход загрузки счетчика 2 и через Аормирователь 12 блока 2 и элемент 19 блока 3 — на синхровход счетчика 2, что обеспечивает синхронизацию режима нагрузки. Адрес перехода на вход счетчика 2 поступает после выполнения G/2 с выхода буферного регистра 22 блока 4. После записи этого адреса в счетчик 2 команд из блока 1 памяти выбирается команда по адресу перехода.

После выполнения G/4 код новой команды записан в регистр 15 блока 3 и после выполнения Ь/5 начинается выборка команд от адреса перехода.

Команда P перехода в программе контроля по совпадению выполняется аналогично команде G за исключением того, что переход по адресу перехода осуществляется в случае, если нет ошибки сравнения в блоке 5.

Команда F перехода в программе контроля по несовпадению выполняется аналогично команде Р, только переход по адресу перехода осуществляется по ошибке сравнения в блоке 5.

В команде 7 задержки Z значение задержки Z с выхода буферного регистра 22 блока 4 записывается в регистр

24 задержки Z по микрокоманде У(27), поступающей на синхровход регистра 24.

В команде S подпрограммы при выполнении микрокоманды Y(1), поступающей на синхровход регистра 25 блока 4, осуществляется запись адреса возврата с выхода счетчика 2 в регистр 25, при выполнении микрокоманды Y(19), — запись адреса подпрограммы с выхода буАерного регистра 22 блока 4 в счетчик 2, а по Y(2) — запись адреса перехода в регистр 23 начального адреса.

B команде С числа повторений подпрограммы по микрокоманде Y(5), поступающей на вход загрузки счетчика

26 повторений, осуществляется запись значения числа повторений с выхода буферного регистра 22 в счетчик 26.

Команда С работает в сочетании с командой О.

Если при выполнении команды О выхода из подпрограммы содержимое счетчика 26 повторений не равно "0", то далее снова выполняется подпрограмма, адрес которой записан в регистре 23 начального адреса следующим образом.

Макрокомандой 7(3) разрешается считывание регистра 23 начального адреса, т.е. снимается его третье.состояние и его выходы подключаются к входам счетчика 2 команд. Микрокомандой Y(19) в счетчик 2 команд записывается значение адреса подпрограммы из регистра 23 начального адреса. Иикрокомандой Y(6) производится вычитание из счетчика 26 повторений. По адресу, записанному в счетчик 2 команд, 13

1661 768

14 выполняется подпрограмма, в конце которой ставится команда 0 выхода из подпрограммы. Если при выполнении команды 0 содержимое счетчика 26 повторений не равно "0", то описанный алгоритм повторяется до обнуления счетчика 26 повторений. Если содержимое счетчика 26 равно "0", выполняется возврат из подпрограммы следующим об- 10 разом.

Микрокомандой 7(4) разрешается считывание регистра 25 возврата, т.е. снимается его третье состояние и его выходы подключаются к входам счетчика 2 команд. Микрокомандой 7(19) в счетчик 2 команд записывается значение адреса возврата из регистра 25 возврата. Далее по адресу возврата выполняется команда, следующая за командой S.

Аргумент команды D задержки D— это текущая задержка в ходе выполнения программы контроля именно в том месте, где она встретилась. Команда D 25 работает аналогично команде Z, только запись значения задержки D в счетчик

27 задержки D блока 4 осуществляешься по микрокоманДе Y(28) с выхода буферного регистра 22. Тактирование вычитания из счетчика 27 осуществляется с выхода делителя 21 частоты блока 3.

Останов синхронизации памяти 17 микрокоманд блока 3 происходит следующим образом. При возникновении ошибки устанавливается триггер 36 ошибки ре35 гистра 33, сигнал с выхода которого поступает на четвертый вход элемента

32 блока 4. С выхода элемента 32 низкий уровень сигнала сбрасывает триг-. 40 гер 34 работы регистра 33. На выходе элемента 32 низкий уровень появляется только после полной отработки текущей команды устройства, о чем свипетельствует высокий уровень на выходе 45 триггера 13 блока 3 и соответственно на пятом входе элемента 32 блока 4.

Низкий уровень сигнала с выхода триггера 34 регистра 33 блокирует на делителе 21 частоты блока 3 синхрониза- 5 цию памяти 17 и процесс контроля останавливается, а выход триггера 36 индицнрует состояние неисправности.

Процесс контроля также останавлиBRBTcH llpH HBKBTHH KHoIIKH CToII бло- 55 ка 6. В этом случае отрицательный импульс устанавливает триггер 35,инверсный выход которого через элемент

32 сбрасывает триггер 34 и процесс контроля останавливается аналогично описанному вьппе.

I I

Если программа контроля отработала до конца (контролируемый модуль исправен), то при выполнении команды Е

"Конец" (ставится в конце программы контроля) вырабатывается микрокоманда 1(24), которая устанавливает триггер 37 "Годен" регистра 33. Выход триггера 37 индицирует состояние "Го-, ден" .контролируемого цифрового блока.

Формула изобр ет ения

1. Устройство для контроля цифровых блоков, содержащее блок памяти, блок задания тестов и анализа реакций и блок задания режима, о т л и ч а ющ е е с я тем, что, с целью расширения области применения и увеличения быстродействия, в него введены счетчик команд, блок микропрограммного управления и блок регистров, первый информационный вход которого соединен с выходом блока памяти, вход пуска, информационный вход, вход режима работы, информационный выход и выход признака режима счетчика команд под". ключены соответственно к выходу пуска блока задания режима, первому информационному выходу блока регистров, первому выходу блока микропрограммного управления, адресному входу блока памяти и входу начальной установки блока микропрограммного управления, второй информационный вход, вход пуска, вход останова, вход режима работы, вход признака индикации, выход признака режима, первый и второй информаг ционные выходы блока регистров соединены соответственно с информационным выходом счетчика команд, выходом пуска и выходом останова блока задания режима, вторым выходом блока микропрограммного управления, выходом признака неисправности, синхровходом и первым информационным входом блоке задания тестов и анализа реакций и первым входом условий блока микропрограммного управления, вход операции, второй вход условий и третий выход которого подключены соответственно к выходу блока памяти, выходу признака останова и второму информационному входу блока задания тестов и анализа реакций, информационный вход-выход которого является входом-выходом уст16

16б 1768

Таблица1

Разряды команды

Обозна- Название чение (177() (TT I TTT Г

Тестовая инструкция (ТИ) без передачи и сравнения

ТИ с передачей без сравнения

ТИ с передачей и сравнением

Конец

Выход из подпрогр аммы

Сброс каналов

Безусловный переход

Т1

Адрес канала

О О О И/Н 1/О Н(1.

О 0 1 и/Н 1/О Н/1.

Т2

Адрес канала

ТЗ

О 1 0 M/M 1/О H/J.

Адрес канала

К Х Х В х х к

0 Х X X X:Х Х Х х х к к, х х

О 1 1 О О

O 1 1 О О х х х к х х х с

К Х Х Р х к х: к к к к к х х х

О 1 1 О

0 1 1 1 0

Адрес перехода о х х

0 Х

Переход по совпадению х Y к х

Адрес перехода

О 1 1 1 1 1 Х

Адрес перехода

Переход по несовпадению

К Х " X Х Х Х Х Р ройства для подключения к входу-выходу контролируемого цифрового блока.

2 . УстРойство IIo II ° 1, о T JI H ч а ю щ е е с я тем, что блок микропрограммного управления содержит триггер переключения последовательности микрокоманд, регистр кода команд, региСтр внутренней последовательности 10 миМрокоманд, мультиплексор проверки условий, память микрокоманд, формирователь импульсов, элемент ИЛИ, генератор импульсов и делитель частоты, вход режима и тактовый вход которого 15 соединены соответственно с первым входом условий блока и выходом генератора импульсов, выходы с первого по шестой памяти микрокоманд подключены к второму выходу блока, седьмой выход 20 па11яти микрокоманд соединен с синхровходом триггера переключения последовательности микрокоманд, инверсный вь|ход которого подключен к информациоиному входу этого же триггера и вхо25 ду разрешения регистра внутренней последовательности микрокоманд, прямой вЫход триггера переключения последовательности микрокоманд соединен с входом разрешения регистра кода команд и Ç0 вторым выходом блока, информационный вХод, синхровход и выход регистра кода команд подключены соответственно к входу операции блока, выходу элемента ИЛИ и адресному входу памяти микрокоманд, информационный вход регистра внутренней последовательности . микрокоманд соединен с инверсным выходом мультиплексора проверяемых условий и выходами с восьмого по четырнад-40 цатый памяти микрокоманд, синхровход и выход регистра внутренней последовательности микрокоманд подключены соответственно к первому выходу делителя частоты и адресному входу памяти микрокоманд, первый, второй и третий входы элемента ИЛИ соединены соответственно с пятнадцатым выходом памяти микрокоманд, входом начальной установки блока и выходом формирователя импульсов, вход которого подключен к первому входу условий блока, информационный вход мультиплексора проверяемых условий соединен с первым и вторым входами условий блока, выходы с., шестнадцатого по восемнадцатый памяти микрокоманд подключены к управляющему входу мультиплексора проверяемых условий, первый выход делителя частоты соединен с входом разрешения памяти микрокоманд и вторым выходом блока, второй выход делителя частоты подключен к второму выходу блока, девятнадцатый выход памяти микрокоманд и выход элемента ИЛИ образуют первый выход блока, кроме того, выход элемента ИЛИ соединен с вторым выходом блока, выходы с двадцатого по двадцать второй памяти микрокоманд подключены к третьему выходу блока, выходы с двадцать третьего по двадцать восьмой памяти микрокоманд соединены с вторым выходом блока, двадцать девятый выход памяти микрокоманд подключен к третьему выходу блока, тридцатый выход памяти микрокоманд соединен с вторым выходом блока, а тридцать первый выход памяти микрокоманд подключен к третьему выходу блока.

1661763

Разряды команды

1Э 12 11 1О

Обозна- Название чепце

15 1ч I Ò Г !Т) Т11

П

О О О 1

О О 1 О

Число повторений

О . О 1

Адрес подпрограмм

1 О О 0

I О

1 0

1 О

Х . Х

Запервка и

Il х с !испо повторений подпрограммы

Чо-программа

1 0

1 О

Х Х Х Х X X Х

Х X Х Х Х Х Х

Нет операции

Х МОР

Таблица2

Выход блока 3

Выполняемое действие

Выход Разряд

4 (25)

4(23) Запись в регистр 25 возврата

Запись в регистр 23 начального адреса подпрограммы

Разрешение регистра 23 начального адреса

Резрешение регистра 25 возврата

Запись в счетчик 26 повторений

Вычитание из счетчика 26 поУ(1)

Y(2) 1

Y (3) 4 (23) Y(4)

Y(5)

У(6) 4 (25)

4 (26)

4 (26) 4

6 вторений

Переключение микрокомандных последовательностей ðåñ следующей микрокомандной и о сл ед о ват ел ьн ости

3 (13) . У(7) Y(14)

Y(15) Инкрементирование счетчика 2 ко— манд, запись в регистр 15 кода команд

Выбор условий ветвлений

3(19) Запись в счетчик 2 команд

Установка сигнала Передача тестового воздействия на контроли-., руемий блок"

Сброс сигнала "Передача тестового воздействия на контролируемый блок11

Сброс каналов блока 5

Запись результата сравнения в блоке 5 в триггер 36 "Ошибка" регистра 33 состояния

Останов контроля по команде Е

Останов контроля по несуществующему коду команды

Запись в регистр 24 задержки Z

Запись в счетчик 27 задержки D

Запись конфигурации канала в группу 40 регистров блока 5

Установка триггера 30, запись в счетчик 28 задержки Z. из регистра 24

Установка триггера 49 блока 5

3

5 (48) У(21) 5 (38)

4 (36) У(22)

У(23) 2

14

У(24) ,У.(26) 4 (32)

4 (32) 10

4(24) .

4 (27, 29)

5(39) У(27)

У(28)

У(29) 7

1

4 (28, 30) У (30) 5 (49) У(31) Заперяка

Залеряка х х -x х

Управляющий Управляемый сигнал (вы- блок ход ПЗУ 17) У(8) ... 3 (16) У(16) ... 3 (14)

У(18)

У(19) 2 (10, 12)

Y(2O) 5(48) Продолжение табл. 1

1661768

Таблица 3

Вход блока 3

ОбозначеИсточник сигнала (блок) Вход

4 (30) Х1

5 (47) Х2

4 (26) Х3

4 (29) Х4

Х5

Х6 ние сигнаРазряд ла Х (вход блока 14) Содержание сигнала

Отсчет задержки Е:

Xi) ) — задержка не отсчитана;

Х1=0 — задержка отсчитана

Анализ результата сравнения в блоке 5:

Х2=1 — есть ошибка сравнения;

X2=0 — нет ошибки сравнения

Анализ числа повторений в счетчике 26 повторений

Отсчет текущей задержки D

Лог. "О": проверка условий для

Лог. "1": формирование младшего бита адреса микрокомандной последовательности на входе регистра 16 блока 3

Кангпролоруеиыд царродой

Pgz.1

1661768

16617б8

Фиг.4

1661768

1661768

П г

Составитель Г. Виталиев

Редактор А.Мотыль Техред А,Кравчук Корректор Н.Ревская

Заказ 2125 Тираж Ч Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательскиЙ комбинат "Патент", г. Ужгород, ул. Гагарина, 101