Графическое запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в графических дисплеях растрового типа. Целью изобретения является повышение быстродействия устройства в режиме записи. Устройство содержит группу элементов ИЛИ, группу элементов И, первую и вторую группы одновибраторов, группу блоков памяти, мультиплексор и дешифратор. Цель изобретения достигается организацией параллельной работы блоков памяти при произвольном следовании адресов записи за счет автономной фиксации адреса и данных в блоках памяти на все время цикла записи и анализа состояния готовности запрашиваемого блока памяти перед подачей очередного сигнала обращения. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (st)s G 11 C 11!00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

gl;3>i" (ф Ц Ц 6

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4676368/24 (22) 11.04.89 (46) 30,07,91. Бюл. (Ф 28 (71) Львовский политехнический институт (72) P.Ì.Ãàéäó÷îê, 3.M.Ìàò÷àê и Г.А.Шумский (53) 681.327.6 (088.8) (56) Яблонский Ф.М. Средства отображения информации. М.: Высшая школа, 1985, с.

53-54, рис. 3-4.

Авторское свидетельство СССР

t4 1372316, кл. G 06 F 3/153, 1988. (54) ГРАФИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в

Изобретение относится к вычислительной технике и может быть использовано в графических дисплеях растрового типа.

Цель изобретения — повышение быстродействия устройства в режиме записи.

На фиг.1 представлена структурная схема графического запоминающего устройства; на фиг.2 — пример реализации блока памяти.

Устройство (фиг.1) содержит дешифратор 1, группу 2 элементов ИЛИ, группу 3 элементов И, первую 4 и вторую 5 группы одновибраторов, мультиплексор 6, rpynny блоков Y памяти, адресные входы 8, вход 9 разрешения записи и выход 10 обращения устройства, информационные. выходы 11 устройства, выход 12 готовности устройства, информационные входы устройства 13.

„„ Ц„„1667154 А1 графических дисплеях растрового типа.

Целью изобретения является повышение быстродействия устройства в режиме записи. Устройство содержит группу элементов

ИЛИ, группу элементов И, первую и вторую группы одновибраторов, группу блоков памяти, мультиплексор и дешифратор, Цель изобретения дсстигается организацией параллельной работы блоков памяти при произвольном следовании адресов записи за счет автономной фиксации адреса и данных в блоках памяти на все время цикла записи и анализа состояния готовности запрашиваемого блока памяти перед подачей очередного сигнала обращения, 2 ил.

Блок памяти (фиг.2) содержит регистры

14,15,16, элемент задержки 17 и накопитель

18.

Для обеспечения параллельной работы

N блоков 7 памяти в каждом блоке предусмотрен регистр адреса и регистр входных данных, которые сохраняют поступившие в момент обращения значения адреса и данных на время цикла записи блока памяти.

Группами 4 и 5 одновибраторов определяется соответственно время, необходимое для проведения цикла записи в блок 7 памяти, и время, необходимое для осуществления цикла обращения к блоку 7 памяти, для каждого блока 7 памяти в отдельности, На входы 8 поступают разряды адреса, причем младшие разряды, определяющие номер блока памяти, поступают на входы дешифратора 1 и управляющие входы мультиплексора 6, а старшие разряды, представляющие собой адрес ячейки В блоках 7 памяти — на адресные Входи блоков 7 IIBMA; H.

Запоминающее устройство работает следующим Образом.

В режиме записи сигнал разрешения заплси на входе 9 соответствует низкому логическому потенциалу, в результате чего сигналы с Выхода Дешифратора 1, определяющие номер блока памяти, куда должна произвестись запись, передадутся на выходы элементов ИЛИ группы 2, которые подключены к первым элементам И группы 3, на вторых входах которых в момент обращения к устройству установится высский логический потенциал, что разрешит передачу сигналов с первого входа элементов на их выходы, Сигналами с Выходов элементов И группы 3 управляются одновибраторы первой 4 л второй 5 групп. Запуск одновибраТОРОВ ПРОИЗВОДИТСЯ ВЫСОКИМ ЛОГИЧЕСКИМ потенциалом, Формируемые одновибраторами 4 сигналы поступакгг на входы виборки блоков 7 памяти Во время цикла записи или считывания информации.

После поступления очередных адреса и данных для записи В запоминающее устройство необхоДимо ОпреДелить, нахоДится ли

В цикле записи блок 7 памяти, В который произошло обращение, и сформировать сигна:! готовности устройства. Состояние блоков 7 памятл опредег,яется сигналами с выходов группы 5 одновлбраторов, которые поступают на информационные входы мультиплексора 6, к управляющим входам которого подключены входы 8 младших разрядов адреса, В результате на Выходе мультиплексора 6 6уреТ присутствоватa cMIнал, указывающий, В KBKGM состоянии НВходится блок 7 памяти, в который произошло обращение. Если сигнал на выходе мультиплексора 6 имеет высокий логический уровень, блок находится В активном состоянии, В этом случае работа графического процессора приостанавливается до появления на выходе 12 сигнала низкого логического потенциала. Сигнал низкогоуровня на выходе мультиплексора 6 разрешает работу процессора, так как в.этом случае блок 7 гамяти готов к записи очередных данных. Наличие сигнала логического нуля на выходе мультиплексора 6 разрешает рафическаму процессору формирование сигнала Обращения к устройству на входе 10

В режиме считывания сигнал разрешения записи на входе 9 соответствует Высокому логическому потенциалу, при этом на выходах элементов ИЛИ группы 2 также установится потенциал, соответствующий логической единице, который будет передаваться на первые входы элементов И группы 3. В момент обращения к устройству сигнал на входе 10 примет единичное значение, В результате чего сигналы высокого логического уровня, присутствующие на первых входах элементов N группы 3, передадутся на выходы этих элементов, т,е. произойдет запуск одновременно всех одновибраторов групп 4 и 5.

Таким образом, в режиме считывания происходит выборка сразу всех блоков 7 памяти и по установленным на входах 8 старшим разрядам адреса осуществляется параллельное считывание содержимого этих блоков, Формирование сигнала готовности на выходе 12 происходит так же как и в режиме записи.

Формула изобретения

Графическое запоминающее устройство, содер>кащее дешифратор и группу блоков памяти, адресные и информационные входы которых являются соответственно входами старших разрядов адреса и информационными входами устройства, входы записи и выхОды блОков памяти группы являются соответственно входом разрешения записи и информационными выходами устройства, входы дешифратора являются входами младших разрядов адреса устройства, отл ича ющееся тем,что,с целью повышения быстродействия устройства в режиме записи, в него введены мультиплексор, первая и вторая группы одновибраторов, группа элементов И и группа элементов

ИЛИ, причем выходы дешифратора соединены с первыми входами элементов ИЛИ группы, вторые входы которых подключены к входам разрешения записи устройства, а выходы соединены с первыми входами соответствующих элементов И группы, вторые входы которых являются входом обращения устройства, а выходы подключены к входам соответствующих одновибраторов первой и второй групп, выходы одновибраторов первой группы соединены с входами выборки соответствующих блоков памяти группы, выходы одновибраторов второй группы подключены к информационным входам мультиплексора, управляющие входы которого соединены с входами младших разрядов адреса устройства, выход мультиплексора является выходом готовности устройства, 1 б67154