Измерительный источник-преобразователь напряжения и тока

Авторы патента:

G01R31/303 - интегральных схем (G01R 31/305-G01R 31/315 имеют преимущество)

Изобретение относится к измерительной технике и может быть использовано в составе автоматизированных измерительных комплексов для контроля параметров интегральных микросхем. Цель изобретения - повышение точности и надежности при получении неинвертированного выходного напряжения - достигается введением в устройство источника 1 образцового напряжения, цифроаналогового источника 2, источников смешения, резисторов 12, 13, 15, 17, 19, 25, 29, операционных усилителей 14, 16, диодов 20 - 24 и стабилитрона 22. Устройство также содержит резисторы 3, 5, 8, 9, операционные усилители 4, 6, резистор-датчик тока 7, выходной 10, входной 18 и измерительный 26 зажимы и резистор 30 нагрузки. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (si)s G О1 R 31/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

СTс

0к

6д

Ю (21) 4434592/21 (22) 30.07.87 (46) 15.08.91. Бюл. N. 30 (72) B.Ì.Äóáîâèc, А.М,Никитин, А.О.Кудинов и С.Е,Фабричнова (53) 621.317,799(088.8) (56) Авторское свидетельство СССР

I4 1504633, кл. 6 01 R 31/28, 1987.

Измерение параметров цифровых интегральных схем/ Под ред. Д.Ю.Эйдукаса.

М.: Радио и связь, 1982, с.154, рис.4.13 б. (54) ИЗМЕРИТЕЛЬНЫЙ ИСТОЧНИК-ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ И ТОКА (57) Изобретение относится к измерительной технике и может быть использовано в составе автоматизированных измерительных комплексов для контроля параметров интегральных микросхем. Цель изобретения вЂ” повышение точности и надежности при получении неинвертированного выходного напряжения вЂ” достигается введением в известное устройство источника 1 образцового напряжения, цифроаналогового преобразователя 2, источников 11,28 смещения, резисторов 12,13,15,17,19,25 и

29, операционных усилителей 14 и 16, диодов 20,21,23 и 24 и стабилитрона 22. Устройство также содержит резисторы 3,5,8 и 9. операционные усилители 4 и 6, резистордатчик 7 тока, выходной 10, входной 18 и измерительный 26 зажимы и резистор 30 нагрузки. 1 ил.

1670632

На чертеже приведена структурная схема устройства, Измерительный источник-преобразователь напряжения и тока содержит источник

1 опорного напряжения, цифроаналоговый преобразователь (ЦАП) 2, первый резистор

3, первый операционный усилитель 4, второй резистор 5, второй операционный усилитель 6, резистор-датчик 7 тока, третий 8 и четвертый 9 резисторы, выходной зажим 10, первый источник 11 смещения, пятый 12 и шестой 13 резисторы, третий операционный усилитель 14, седьмой резистор 15, четвертый операционный усилитель 16, девятый резистор 17, входной зажим 18, восьмой резистор-19, первый 20 и второй 21 диоды, стабилитрон 22, третий 23 и четвертый 24 диоды, десятый резистор 25, измерительный зажим 26, коммутатор 27, второй источник 28 смещения. одиннадцатый резистор 29, а также резистор 30 нагрузки.

Источник 1 опорного напряжения через

ЦАП 2, входной зажим 18 и резистор 3 соединен с неинвертирующим входом усилителя 4, первым выводом резистора 9 и первыми выводами диодов 20 и 23, вторые выводы которых соединены с соответствующими выводами стабилитрона 22, диодов 21 и 24 и через резисторы 19 и 25 вЂ” с выходами источников 11 и 28 смещения. Другие выводы диодов 21 и 24 соединены с вторым выводом резистора 9 и с первым выводом коммутатора 27, второй вывод которого соединен с измерительным зажимом 26, Третий выход коммутатора 27 соединен с выходом усилителя 14 и через резистор 29вЂ” с инвертирующим входом усилителя 16, а через резистор 15 вЂ” с его выходом и четвертым выводом коммутатора 27, третий вывод которого соединен также через резистор 13 с инвертирующим входом усилителя 14 и через резистор 12 вЂ” с выходом усилителя 4, а через резистор 5 вЂ” с неинвертирующим входом усилителя 6, Выход последнего че. рез резистор 7 соединен с выходным зажимом 10. а через резистор 17 вЂ” с инвертирующим входом усилителя 16. Выходной зажим 10 через резистор 8 соединен с инвертирующим входом усилителя 6. Неинвертирующие входы усилителей 14 и 16, а также инвертирующий вход усилителя 4 соединены с общей шиной устройства, При подаче входного напряжения (U») с ЦАП 2 на зажим 18 на выходе усилителя 4 формируется выходной уровень напряжения (01), величина которого (при включении

5 в режим выдачи напряжения и измерения тока) определяется вы ражением

Rg Р1З

u1=u 3 R12 где Ri вЂ” определяется величиной соответст10 вующего резистора.

Выходное напряжение на зажиме 10 источника-преобразователя также равно этому значению, так как усилитель 6 включен в режим повторителя напряжения.

15 Выбрав резисторы 5 и 8 больше величины резистора 7, можно скомпенсировать падение напряжения на резисторе 7 от входных токов усилителя 6, Обшивка передачи выходного напряжения равна напря20 жению смещения нуля усилителя 6, она постоянна и незначительна, что позволяет ею пренебречь.

На выходе усилителя 6 величина напряжения выше на величину, равную произве25 дению тока нагрузки на величину сопротивления резистора-датчика 7 тока нагрузки.

В результате на выходе усилителя 16 действует напряжение (U2) on редел яемое

30 падением напряжения на резисторе-датчике тока и пропорциональное протекающему току нагрузки (1„);

О2 =(О + Гн R ) вЂ” вЂ” Ц 15 1 13 1 <5

1 12 R 2g

35 при В15 = Я17 = В1з = Й12 = R29; О2 = 1нВ7

Таким образом обеспечивается режим измерения тока при задании напряжения, При переключении контактов коммутатора

27 устройство переходит в режим выдачи и

40 измерения напряжения, Цепь ООС замыкается с выхода усилителя 16 через резистор

9 на вход усилителя 4.

В результате напряжение, пропорциональное протекающему току через резистор

45 30 нагрузки, сравнивается усилителем 4 с напряжением, задаваемым с ЦАП 2. На выходе усилителя 4 напряжение примерно равно напряжению на зажиме 10, Усилители 4, 14 и 16 включены в инвертирующем режиме, что обеспечивает исключение погрешности, связанной с наличием

5 синфаэной составляющей, Погрешность практически определяется погрешностями резисторов, конечными значениями коэффициентов усиления операционных усилителей без ООС.

10 Для повышения надежности работы устройство снабжено защитой, образованной включением диодного моста на диодах 20, 1670632

Составитель В. Савинов

Техред M.Ìîðãåíòàë Корректор M. Демчик

Редактор М. Петрова

Заказ 2749 Тираж 413 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

21, 23 и 24 в цепь ООС и заданием напряжений смещения на стабилитрон 22 от источников 28 и 11. Если напряжение на выходе усилителей 14 или 16 не превышает напряжение стабилизации стабилитрона, то диодный мост закрыт и схема работает в обычном режиме. Однако при обрыве цепи

30 нагрузки в режиме задания тока напряжение на выходе стремится к максимуму, что может привести к разрушению источника тока, поэтому при превышении напряжения на выходе усилтеля 16 напряжения на стабилитроне параллельно резистору 9 включается шунт иэ диодов моста, что приводит к уменьшению выходного напряжения на зажиме 10, т.е. имеет режим ограничения напряжения.

Аналогично действуют при превышении заданного выходного уровня в режиме задания напряжения и измерения тока, однако в качестве датчика используется выход усилителя 14.

Формула изобретения

Измерительный источник-преобразователь напряжения и тока, содержащий входной, выходной и измерительный зажимы, первый и второй операционные усилители, коммутатор, резистор нагрузки, первый, второй, третий и четвертый резисторы, резистор-датчик тока, отличающийся тем, что, с целью повышения надежности эа счет защиты от перегрузок и точности за счет исключения влияния сопротивления нагрузки, в него введены источник образцового напряжения, цифроаналоговый преобразователь, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый. двенадцатый резисторы. первый, второй, третий и четвертый диоды, стабилитрон, третий и четвертый операционные усилите5

40 ли и первый и второй источники смещения, причем выход источника образцового напряжения соединен с входом цифроаналогового преобразователя, выход которого через первый резистор соединен с неинвертирующим входом первого операционного усилителя, анодом третьего и катодом четвертого диода и первым выводом второго резистора, второй вывод которого соединен с выходом коммутатора, анодом первого и катодом второго диодов, катоды первого и третьего диодов соединены с катодом стабилитрона и через третий резистор вЂ” с первым источником смещения. аноды второго и четвертого диодов соединены с анодом стабилитрона и через четвертый резистор вЂ” с вторым источником смещения, выход первого операционного усилителя соединен через пятый резистор с неинвертирующим входом второго операционного усилителя и через шестой резистор с инвертирующим входом третьего операционного усилителя и первым выводом седьмого резистора, второй вывод которого соединен с вторым входом коммутатора и первым выводом второго резистора, а также выходом третьего операционного усилителя, выход второго операционного усилителя соединен с первым выводом резистора-датчика тока и через девятый резистор вЂ” с неинвертирующим входом четвертого операционного усилителя и первым выводом десятого резистора, второй вы вод которого соединен с выходом четвертого операционного усилителя и через одиннадцатый резистор вЂ” c выходным зажимом, первым выводом резистора нагрузки и вторым выводом резистора-датчика тока, причем неинвертирующие входы первого, второго, третьего и четвертого операционных усилителей соединены с общей шиной.

Изобретение относится к измерительной технике и может быть использовано для диагностического контроля и отбраковки предрасположенных к коррозии интегральных микросхем

Способ контроля интегральных микросхем памяти // 1594458

Изобретение относится к контрольно-измерительной технике в микроэлектронике и предназначено для отбраковки запоминающих устройств, имеющих дефектные ячейки памяти

Устройство для функционального контроля больших интегральных микросхем // 1583887

Изобретение относится к контрольно-испытательной технике и может быть использовано для функционального контроля больших интегральных схем, имеющих выходы с третьим состоянием

Устройство для автоматизированной функциональной настройки гибридных интегральных микросхем // 1552135

Изобретение относится к электронике и может быть использовано при настройке гибридных интегральных микросхем (ГИМС)

Способ контроля отсутствия обрывов и коротких замыканий на корпус или подложку внешних выводов твердотельных интегральных схем с изолирующими диодами // 1541542

Изобретение относится к контрольно-измерительной технике и может быть использовано при производстве и контроле твердотельных интегральных схем с изолирующими диодами

Способ отбраковки интегральных схем // 1539696

Изобретение относится к микроэлектронике, а именно к контролю в производстве интегральных микросхем

Устройство для автоматического контроля больших интегральных схем // 1529220

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля электрических /статических и динамических/ параметров и функционирования цифровых логических БИС, в частности схем с эмиттерно-связанной логикой

Устройство для измерения электрических параметров интегральных микросхем // 1504633

Изобретение относится к технике контроля качества и надежности радиоэлементов, интегральных микросхем, электронных устройств и блоков и может быть использовано для контроля их статических параметров и функционального контроля

Устройство для подключения интегральных схем и цифровых блоков к контрольно-испытательной аппаратуре с контролем контактирования // 1500954

Устройство для контроля контактирования интегральных схем // 1483411

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля контактирования выводов интегральных схем

Способ отбора интегральных схем повышенной надежности // 2295735

Изобретение относится к области микроэлектроники и может быть использовано для выделения из партии интегральных схем (ИС) схемы повышенной надежности

Способ разделения интегральных микросхем по радиационной стойкости и надежности // 2311654

Изобретение относится к области испытания объектов электронной техники, в частности предназначено для отбраковки образцов интегральных микросхем с аномально низкой радиационной стойкостью и надежностью

Способ параметрического контроля мдп-интегральных схем // 1674022

Изобретение относится к микроэлектронике

Устройство контроля ресурса передающих квантово-электронных модулей // 1674023

Способ теплового контроля качества объемных интегральных схем // 1675908

Изобретение относится к вычислительной технике и может быть использовано для неразрушающего контроля качества объемных интегральных схем

Устройство для фиксации обрывов и коротких замыканий на корпус или подложку внешних выводов твердотельных интегральных схем с диодной изоляцией // 1691790

Изобретение относится к контрольноизмерительной технике и может быть использовано при производстве и контроле интегральных схем с диодной изоляцией в процессе испытаний на виброустойчивость и воздействие акустических шумов

Устройство для контроля контактирования выводов интегральной схемы // 1712907

Изобретение относится к электронной технике

Способ электротермотренировки интегральных микросхем // 2554660

Изобретение относится к области микроэлектроники и может быть использовано для повышения качества электротермотренировки интегральных микросхем. Технический результат: повышение надежности микросхем. Сущность: на выводы питания и на вывод ″земля″ микросхемы подают последовательности импульсов напряжения. Фронт нарастания импульсов, подаваемых на вывод ″земля″, формируют с задержкой относительно фронта нарастания соответствующего импульса на выводе питания. Спад импульсов на выводе “земля” формируют до начала формирования спада соответствующего импульса на выводе питания. 4 ил.

Способ оценки стойкости цифровой электронной аппаратуры к воздействию ионизирующих излучений (варианты) // 2578053

Изобретение относится к области исследования радиационной стойкости полупроводниковых приборов (ППП) и интегральных схем, и в большей степени интегральных микросхем (ИМС) с последовательной и комбинационной обработкой логических сигналов. Сущность изобретения заключается в том, что путем сопоставления и конверсии различных данных по стойкости к дозовым эффектам при статическом или импульсном облучении на моделирующих установках (МУ), по стойкости к эффектам мощности дозы при импульсном облучении на МУ, по стойкости к воздействию эффектов мощности дозы ИЛИ при имитационном моделировании, по стойкости к низкоинтенсивному излучению факторов космического пространства (КП) и по данным спецификаций о динамических параметрах ППП и ИМС на основе общей концепции генерации критического заряда в чувствительном объеме νS, вызывающего эффекты SEU и SET в цифровых электронных схемах. 4 н. и 23 з.п. ф-лы, 16 ил., 12 табл.