Устройство для синхронизации вычислительной системы

 

СОК>3 COOF ГСКИХ

СОЦИАЛИСТИЧ(-СКИХ

РЕСПУБЛИК (5!)5 G 06 F 1 /0>4

ГОСУДАРСТВЕ ННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И 01КРЫТИЯМ

ПРИ ГКНТ СССР

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с)с

СО

Ф

I00

i@i (21) 3902385/63 (22) 28.05.85 (46) 15.10.91. Бюл. N 38 (72) Г.H,Òèìîíüêèí, В.С.Харченко, С.Н.Ткаченко, Г.К,Подзолов, Н,И.Хлебников.

Ю.М.Гнедовский, Е.Е,Миневич и А.А,Файвинов (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 1259279, кл. G 06 F 15/16, 1985.

Авторское свидетельство СССР

М 734657, кл, G 06 FЗ/04,,1978. (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

Изобретение относится к вычислительной технике и может быть использовано для управления синхронизацией дуплексной (двухканальной) вычислительной системы.

Цель изобретения — повышение надежности и расширение области применения, На фиг.1 приведена структурная схема устройства; на фиг.2 — 8 — функциональные схемы блоков задания режима, асинхронной связи, контроля времени связи, синхронного пуска, управления синхронизацией, приостанова и распределителя тактовых импульсов соответственно; на фиг.9 — временные диаграммы работы распределителя тактовых импульсов.

На фиг.1 обозначены первый канал 1.1 и второй канал 1.2, каждый канал включает блок 2 задания режима, блок 3 асинхронной связи, генератор 4 импульсов, блок 5 контроля времени связи, блок 6 синхро>>ного пуска, блок 7 управления синхронизацией, „„5Ц „„1684785 А1 (57) Изобретение относится к цифровой вычислительной технике и может быть испольэоваиодля управления синхронизацией ду лекс>IoL1 (двухканальной) вычислительной системы.

Цель изобретения — повышение надежности и расширение облас3и применения. Устройство для синхронизации вычислительной систе>лы содержиг первый канал, включающий блок задания режи.ла, блок асинхронной связи и генерз3ор,Mlfóëüñîf3, а также второй канал, При зто>л в каждый канал fff3едены блок ко>1троля времени связи, блок синхронного пуска, блок управления синхронизацией, блок приостанова и распределитель тактовых и>лиульсо>3 9 ил., 2 Забл. блок 8 приостанова, распределитель 9 .ектовых импульсов, входы 10 блока 2 задания режима, связь 11 первого выхода пуска блока 2 задания режима с входол1 генератора 4 импульсов, связь 12 выхода выбора тактовых импульсов блока 2 задания режима с входом выбора тактовых и.1пульсов распределителя 9 тактовых импульсов, связь 13 выхода с33нхрон>>ого рЕжима блока 2 зада>>ия режима с первым управляющим входом блока 3 асинхронной связи и входами синхронного режима блока 5 контроля f3ремени связи, блока б си>,хронного пуска, блока 7 уирагзления синхронизацией и блока О 3>риостанова, связь 14 вгорого выход» пуска блока 2 задания режима с нгорым управляющим входом блока 3 асинхрснной связи Lf с входом пуска блока 6 синхронного пуска, связь 15 выхода сброса блока 2 задания режима с трегьил1 управляющим входом блока 3

1684785

55 асинхронной связи и входами сброса блока 6 синхрон ного пуска, блока 7 управления синхронизацией и распределителя

9 тактовых импульсов, первые группы 16, 1 и 16.2 управляющих входов первого 1,1 и второго 1.2 каналов соответственно, группа 17 выходов блока 2 задания режима, первый выход 18.1 блока 6 синхронного пуска, связь 18,2 первого выхода блока 6 синхронного пуска с входом готовности блока 5 контроля времени связи, третий выход 19 блока 6 синхронного пуска,, третья группа 20 управляющих выходов канала, первый управляющий выход 21 блока 5 контроля времени связи, связь 22 второго управляющего выхода блока 5 контроля времени связи с входом окончания связи блока 6 синхронного пуска, связь 23 второго выхода блока 6 синхронного пуска с первым синхровходом блока

7 управления синхронизацией, связь 24.1 выхода первого разряда группы выходов распределителя 9 тактовых импульсов с вторыми синхровходами блока 6 синхронного пуска и блока 7 управления синхронизацией, связь 24.2 второго разряда группы выходов распределителя 9 тактовых импульсов с третьим синхровходом блока 7 управления синхронизацией и первым с нхровходом блока 8 приостанова, связь 2,3 третьего разряда группы выходов распределителя 9 тактовых импульсов с его входом окончания цикла, а также с четвертым синхровходом блока

7 управления синхронизацией и вторыми синхровходами блока 3 асинхронной связи и блока 8 приостанова, связь 25 выхода останоаа блока 2 задания режима с входами останова блока 6 синхронного пуска и блока О приостанова, связь 26 первого выхода блока 8 приостанова с входом приостанова распределителя 9 тактовых импульсов, связь 27 второго выхода блока

В приостанова с первым синхровходом блока 3 асинхронной связи, связь 28.1 выхода пуска блока 3 асинхронной связи с входом пуска блока 0 приостанова, связь 28.2 выхода синхронизации блока 3 асинхронной связи с первым синхровходом блока 5 контроля времени связи, связь 29 выхода управления синхронным пуском блока 3 асинхронной связи с первым синхровходом блока б синхронного пуска, связь 30 выхода генератора 4 импульсов с входом тактовых импул сов распределителя 9 тактовых импульсов. выход 31 и вход 32 обмена тактовыми импульсами распределителя 9 тактовых импульсов, связь 33 первого выхода блока 7 управления синхронизацией с первым управляющим входом распреде10

45 лителя 9 тактовых импульсов, связь 34 второго выхода блока 7 управления синхронизацией с управляющим входом блока 3 асинхронной связи, связь 35 одного из входов блока 2 задания режима с управляющими входами блока 3 асинхронной связи и блока 7 управления синхронизацией, второй управляющий вход 36.1 распределителя 9 тактовых импульсов. первый управляющий вход 36,2 блока 8 приостанова, первая группа 37.1 информационных входов канала с входами первого 37.2 и второго 37.3 разрядов, вторая группа 38.1 информационных входов канала с входами первого 38,2 и второго 38,3 разрядов, первый 39.1 и второй 39,2 выходы ошибки устройства, третьи группы 40.1 и 40,2 первого 1,1 и второго 1.2 каналов соответственно, являющиеся первой и второй группами управляющих выходов устройства, вторые группы 41.1 и 41,2 управляющих выходов первого и второго каналов соответственно, группы 42.1 и 42,2 тактовых выходов первого и второго каналов соответственно, являющиеся соответственно первой и второй группами тактовых выходов устройства, первые группы 43.1 и

43,2 управляющих выходов первого и второго каналов соответственно, выходы

44,1 и 44,2 обмена тактовыми импульсами первого 1.1 и второго 1,2 каналов соответственно, вторые группы, 45.1 и 45,2 управляющих входов первого и второго каналов соответственно, являющиеся соответственно третьей и четвертой группами управляющих входов устройства, Блок 2 задания режима (фиг.2) содержит регистр 46 состояния, триггер 47, элемент

НЕ 48, первый 49, второй 50, тр.тий 51, четвертый 52 и пятый 53 элементы коммутации, выполненные, например, в виде кнопок, управляемых вручную, Блок 3 асинхронной связи (фиг,3) содержит первый 54 и второй 55 триггеры, первый

56 и второй 57 элементы И, Позициями 58,1 и 58.2 обозначены соответственно выход пуска и выход синхронизации.

Блок 5 контроля времени связи (фиг.4) содержит счетчик 59, триггер 60, коммутатор 61, первый 62 и второй 63 элементы И.

Блок 6 синхронного пуска (фиг,5) содержит первый 64 и второй 65 триггеры, коммутатор 66, элемент И 67, первый элемент

ИЛИ 68, элемент ИЛИ-НЕ 69, второй элемент ИЛИ 70, элемент задержки 71.

Блок 7 управления синхронизацией (фиг.6) содержит первый 72, второй 73 и третий 74 триггеры, элеменr И 75, первый

76 и второй 77 элементы ИЛИ.

СОСЕД>(ЕГО Капа(1Г (> C io (QMBC (O(1; Bi i. T Bitt:

".itB tQ>< !I разрядов с >рая сон(оя;«t . (>.1(. (ч(I а >О Щ Q Г о н р Q f и С1 Р 4 6, i i: " Д -> ." > c 1 I / .< w, (: и ре»(>1>лГ>н f>BGQTLI собс»tli -I.> lt сс:. r;у(н(.((/ ка >алс в»)н>ведсно B 11бл. !.

Блок, 3 Belt>txpol(ii и с(»с>(> ((фи(.3)»редназначен для фор 1(>рона»ия;и(;>алов признака пуске Дянногп ка;>зла Hа вых >Д>5 .>.1, окончания выполнения htL I;poKOMB>Ipse дан) lit iM каналом нз выходе 58.2. а также сигнала си>гхронизации записи в триггер 64 блока

6 (ф(>Г,5) с ныхода fðLI(ãQIOB 54, >редставляющего собой ныход управления синхронным пуском, 5 По связям 35, 13, 24. 3, 34, !4, 27 и,5 на соответствующи . входы блока 3 (фиг.3)

»с>ступаю> сигналь fioiiiopcitllB микрокоманды при сбое (при нали <ии э(ого сигнала соседний канал приостанавг>ивается), признака синхронного режима, тактового импульса с ныхода 91.10 дешифрагоря 85 распределителя 9 такTOBbtx импульсов (фиГ.В), сброса или cчиIывания очередной микрокоманды, которые г;рписходят по тактовому импульсу с выхода 91.2 дешифратора О.> pBcпpQpQлыT(ля (фиГ.В), пуска канала, разрешения ус>а>.о> ки Григгера 55 н нуленое состояние 0 сос(оянии осгянова канала, сброса три((ера 55.

Б/(ок 5 контроля времени св loll (фиг,4) предназначен д(1я за>ц>lтм даltHof О канала от зависания (отказа) соседнего канала.

Принцип работы блока 5 ocHOBB>i tta контроле длигельнос. интерня/>я времени рассогласоняния между мимс.»тами за—

BQptliQ>ILII. ныпо/>н -ния I «ку>((и микрокоманды двинь (1 и сосB/i, (им ка> ялами и

nptttIy/tLtTe»ь>(ь м форм.1р;;не. >иек> (IpLIB>IBка завершен(1я t IL/Hl(pot:ãMTI>tgt,t сосед>/им ка>1(>лом н случае истеченич зто(о интервала. Это поз(>оляет обеспечить IIQBBBLlcLIмую рабогу канала при отказе соседнего, ! )а перво(л 21 и в1ором упранляющих выходах блока Ь формирylofctt и(налы

oKoH là>.LtI: hi(1> ро,oMBHдь> coc(=, LHLtì канаЛОМ (ПРИНy,,tÈT(Bbìbté ИЛИ Г>..ЭЛ»>>bill! Ll ПРИзняка зянися> Ltit (откязя) с.>сo/li

cooTBeTcTBc>I>io Cl!»t.-/л с выхс>дя 2 можег ис»з/1ьзенз il ся c>lcTQ(rolt В кя ест(3(. На"

Г! j! 11 (л е р, I I р и 3 I I я к а (I p B » ы н => i i L i ч,ц/ >> I i,я ч а /l д и (I Г и о с T I l >" Li o i K а э (r ": (LI е Г Г> t(я t l с . /> я

Блок 8 приостанова (фиг,7) содержi;T первый 78 и второй 79 триггеры, первый элемент ИЛИ 80, элемент И 81, второй элемент ИЛИ 82.

Распределигель 9 тактовых импульсов 5 (фиг.8) содержит регистр 83, преобразователь 84 кодов, дешифратор 85, коммутатор

86, первый 87 и второй 88 элементы И, единичные 89.1 и нулевые 89,2 выходы регистра

83, На чертеже обозначены также выходы 1(90.1-90,4 первого-четвертого разрядов преобразователя 84 кодов и выходы 91,1—

91.10 разрядов дешифратора 85, причем выходами первого, второго и третьего разрядов дешифратора 85 являются выходы 1

91,2, 91.9 и 91,10 соответственно, Как первый 1.1, так и второй 1.2 каналы устройства (фиг.1) предназначены для управления пуском, остановом, торможением, подачей тактовых импульсов и 20 импульсов управления, переходом к ч feнию очередной команды (микрокоманды) соответствующим каналом дуплексной вычислительной системы на основе Ltitформации о состоянии другого канала, я 25 также готовности внешних устройств данного канала системы, например интерфейсныхх устройств подсистемы памяти, Блок 2 задания режима (фиг.2) пред»азначен для управления режимами функцио- 30 нирования как собственного, так и соседнего каналов путем формирования сигнала включения генератора 4 импульсов на первом выходе пуска, в качестве которого используется выход триггера 47, сигнал» 35 пчска канала на втором выходе пуска, являющемся выводом кнопки 51, сигнала сброса на выходе сброса, представля>ощего собой вывол кнопки 52, сигнала останова HP выходе останова, образованно(л )О выводом кнопки 53, сигнала выбора ис(OBника опорной частоты и сигнала синхр нного режима на выходе выбора TB>(TOBbix импульсов и, соответственно, на выходе синхронного режима, в качестве которых 45 использованы выходы второго и, соо1ветственно, первого разрядов регистра 46, я также сигнала торможения соседнего канала при выполнении подготовительных операций ввода в синхронный режим и 50 сигнала инициализации чтения м>лкрокоманды в соседнем и находяще>ся ti IIRcсивном состоянии к нале на выходах третьего L. четвертого разрядов реr Ltcipo

46, образующих группу 17 выходов блока,5

На входы 10 блока 2 задания режим=. поступает код слова состояния от процесссра соответствующего канала нычис»>итель >ой системы, разряды которого определяют режим работь(cobcTBQii>io(o и

По с,: /зя>1 13, 1?!.2 H 28 2. -i также с

ГыхОДэ 31 ранi!>!Q (сли1е !я () 3". с нхп(>я 3(3 2 перв.(о ра -.!.::.- я второй Груп >ь> 3И.! инфе>".МаЦ(. HI(bi ВХОДOB Ка»=. i! B СOOTBQ1сГBующll(! (..хс>дь(бло>.ti 5 10с1уfldi()т

H B, ., С > ". t, Х > / O l i t i ) Г Г) P ".. К (Л (Л Э Г 0 O Q H 0 C 1, Л1аНДЬ> " Н г; с ./Л К, .:I(- .ii .hi, . Г> /Р> !Л тс ., . rR> > Х

1684785 импульсов и окончания выполнения текущей микрокоманды соседним каналом, Блок 6 синхронного пуска (фиг, 5) предназначен для формирования сигналов готовности на выходе 18,1 и разрешения чтения очередной микрокоманды на выходе

19. Сигнал с второго выхода блока 6, т.е. с выхода элемента И 67, по связи 23 передается на соответствующий вход блока 7 (фиг.6) и используется для синхронизации записи в триггер 74.

lo связям 13, 14, 29, 22, 15, 25 и 24,1, а также с входа 37.2 первой группы 37.1 информационных входов канала нэ соответствующие входы блока 6 поступают сигналы признака rèíxðîííîão режима, пуска канала, синхронизации записи в триггер 64, окончания выполнения микрокоманды соседним каналом, сброса, останова, тактового импульса с выхода 91.2 дешифрэторэ 85 распределителя 9 (фиг.8) и инициализации чтения микрокоманды в данном (пассивном) канале, Элемент 71 предназначен для задержки сигнала сброса триггеров 64 и 65 на время, достаточное для установки в единичное состояние триггера 60 (фиг,4) по сигналу с выхода элемента И 67, коммутатора 66 и элемента И 62 и для установки триггера 74 блока 7 (фиг.6).

Блок 7 управления синхронизацией (фиг,6) предназначен для формирования сигналов запрета подачи тактовых импульсов на синхровход регистра 83 распределителя 9 (фиг.8) с первого выхода блока до окончания выполнения текущей микрокоманды соседним каналом и для сброса триггера 54 блока 3 (фиг.3) сигналом с второго выхода блока 7, т.е. сигналом, формируемым элементом ИЛИ 77 и передаваемым по связи 34.

По связям 13, 15, 23, 24,1, 24,2, 24.3 и 35 на соответствующие входы блока 7 поступают сигналы синхронного режима, сброса, синхронизации записи в триггер 74 и тактовых импульсов с выходов 91.2, 91.9 и

91,10 дешифраторэ 85 распределителя 9 тактовых импульсов, а также сигнал iloBToрения микрокоманды в канале при сбое.

Блок 8 приостанова (фиг.7) предназначен для формирования сигнала приостановэ распределителя 9 тактовых импульсов, вырабатываемого элементом ИЛИ 80 и передаваемого по связи 26, и сигнала разре. шения записи в триггер 55 блока 3 (фиг.3), вырабатываемого на инверсном выходе триггера 79 и передаваемого по связи 27.

На один из входов элемента ИЛИ 80 с входа 37.3 канала поступает сигнал торможения от соседнею канала на время выпол+Х2ХзХ4 + Х22 .зКго+ ХзХ4Кэв.l; Y(90. Ц = Xl +

45

5

t5

35 нечия подготовительных операций по вводу данного канала в синхронный режим работы.

Вход 36.2 блока 8 предназначен для подачи сигнала торможения канала от интерфейса с памятью соответствующего канала вычислительной системы до момента окончания операции взаимодействия с ней.

Третий управляющий вход блока 8 приостанова, т.е. прямой вход элемента ИЛИ

82, подключенный к входу 38.3 канала, предназначен для подачи сигнала признака пуска соседнего канала (перехода его в активное состояние).

Распределитель 9 тактовых импульсов (фиг.8) предназначен для выдачи импульсов опорной частоты на выходе 31 и тактовой сетки импульсов на выходах 91.1-91.10 дешифратора 85, образующих группу 42.1 тактовых выходов первого канала 1.1 (соответственно группу 42.2 тактовых выходов второго канала 1.2). Временная диаграмма сигналов на выходах 91.1-91.10 представлена нэ фиг.9.

Синхронизация распределителя 9 тактовых импульсов осуществляется через коммутатор 86, управляемый поступающим по связи 12 сигналом от блока 2 задания режима, опорными тактовыми импульсами, поступающими либо по связи 30 с генератора

4 импульсов собственного канала, либо на вход 32 с выхода обмена тактовыми импульсами соседнего канала.

Преобразователь 84 кодов на выходах

90.1 — 90.4 реализует следующие логические функции Y(90.1) — Y(90,4):

Y(90.1) = Х1Х4 + 222з, Y(90.2) = Х1Хз +

+ 4 + X2Z3K26 + Z2X3: Y(90.4) = 2з + XlZ2 +

+Z2Z4 + Z1X2X4 + Z2X3K36,1; где Х1 — Х вЂ” значения сигналов на выходах 89.1 регистра 83;

Zl Z4 — значения сигналов на выходах

89.2 регистра 83;

К2в — передаваемый по связи 26 сигнал на первом выходе блока 8 приостанова;

Кзе,l — сигнал на первом управляющем входе распределителя 9 тактовых импульсов.

Дешифратор 85 на выходах 91.1-91,10 вырабатывает сигналы, формируемые в соответствии с кодом Грея, Соответствие значений сигналов на выходахдешифратора 85 поступающим íà его входы кодам приведено в табл.2, В качестве примера на фиг.9 изображена временная диаграмма сигналов на выходах дешифратора 85 распределителя

9 для случая выполнения в системе микрокоманды за десять тактов. При этом для синхронизации работы самого устройства используются тактовые импульсы с выходов 91.2, 91.9 и 91.10 дешифратора 85, Остальные синхросерии предназначены 5 для синхронизации внешних по отношению к данному устройству узлов системы, нэ входи которых они поступаюг с групп

42.1 и 42,2 тактовых выходов каналов 1.1 и 1,2, <О

Устройство работает следующим образом.

В исходном состоянии осе элементы памяти устройства установлены в нулевое состояние (входы начальной установки не 15 показаны). Кроме того, установка в исходное состояние триггера 55 блока 3 (фиг.3), триггеров 73 и 74 блока 7 (фиг.б) и регистра

83 распределителя 9 (фиг.8) может осуществляться по связи 15 сигналом с кнопки 52 20 блока 2 (фиг.2). По сигналу включения, формируемому при замыкании кнопки 49 блока 2, триггер 47 устанавливается о единичное состояние, сигнал с efo единичного выхода поступает по связи 11 на вход 25 генератора 4 импульсов собственного канала. Аналогично осуществляется вкл<о

Тактовые импульсы опорной частоты с генератора 4 импульсов по связи 30 посту- 30 пают на входтактовых импульсов распределителя 9 тактовых импульсов (фиг,1), на вход

32 которого поступают также импульсы аналогичного назначения с выхода 31 распределителя 9 соседнего канапэ. 35

Если второй разряд слова состояния, поступившего на первую группу упрэвля<ощих входов канала (группа 16,1 канала 1.1 или, соответственно, Группа 16.2 канала

1.2), т.е на входы 10 блока 2 задания режима, 10 в регистре 46 блока 2 (фиг.2) установле<< B единичное состояние, То на синхровход регистра 83 распределителя 9 тактовых )<л<пульсов (фиг.8) с выхода коммутатора 86 через элемент И 88 поступают импульсы 01 45 генератора 4 собственного канала.

Сигналом сброса с соотое1ствytOL)jel о выхода блока 2 задания режима по связи

15 распределитель 9 тактовых импульсов устанавливается в состояние во<да«и ci1!- 50 нэпа на выходе 91.9 дешифрпторэ 85 (фиг,8). После снятия сигнала сброса распределитель 9 зацикг 1BaeTcB нэ f)ht,(;I!e импульсов с выходов 91.9 и 91.10 f;v.!i состояние приостанова). Далее npi! <<э;! э- 55 тии кнопки 51 пуска сигналом по citsçè 11 с выхода блока 2 (фиг.2) триггер 55 блока 3 асинхронной свйзи (фиГ.3) ycT()lt I)t .I I . f ся в единичное состоян.)е. По 1Г<к (0 .It"у импульсу с выхода 91 9 д.ш! f;,з)0;.;.:,;; р л с и p e Q P I3 -1 т е л и .i !! О с ! з )1 ? 1, f )! 1 f t,, б)пока 8 приостэновэ уста.i,lf 11(3, !Сч и единич<<ое 00c10 !!I10 и п.эу !hing!» е! о о <4 х Од н )4 м с и Г < э, 1;? )-1 э л 0 k< с k I 1:) f 1 8 <, ". р э б этывэющего по t)<:ftодэ)3;)с оиру по связи

24,3 им(<ульсу с выхода 91.10 триггер 79 устанавливается н ед»« !toe состояние.

f1oBToK с пеpoor0 f3t,iкoдл блока H npu остановэ (фиг.7) сн <мается сигнал торможения рэспредели<еля Э так1овых и)лпульсов, и последний переходит к оь<р".ботке последователь)<о(; (еll тактовых импульсов нэ выходах 91.1-91.10 (фи(.9)

Для того чтобы останов-11ь распределитель 9, достаго <но ножа)ь кнопку 53 блока 2 ((1)иг.2), сиг)<ал с которой по связи 25 устаktal3ni1Baef триггер 79 (фиг.7) е нулевое сос1ояние, в результате чего на первом выходе блока 8 приоста IOBB формируется сигнал останова, которnlv,, поступая по связи 26. приводит к onvcek

При синхроннои рабате днуx KRIIB!toB

1, 1 и 1.2 Г);)оисхо,,)1! одновременный их переход к вы(!0лне<<)<ю очереднг))1 л)икрокол<андь! зэ десять <; ктов<лх )lttflульсов с выходов 91.1 91.1г) деши (ратора 85 распределителя 9 тэк.ооь х и)лпупьсоо (фиг.8).

Бо вРемЯ выполнek<)ttt t »KPOKok ak

В !10K

Группе 20 у«р» ))!BIO«ft вы .0;toB ка<<элов

t3LIäBeTct1 си. )<эл l030!it!Octè. пп которому B сист:,;.. ).10;K(.1 ) понзп „;1! =сч. )<апример, cpBf3k

Бвол кэнэ";OB t) ci1:IKf)0!

О(! 1(:э)н!<ь)л1 !) i!iie ct)ocef)t)st об)3 канала зэциклио(3!()l cя tt 000 (! tMI!t

91,9 и 91 10 дсш;«, ;,t Tttp.) ". с()(! <и OTBek<но. ! It с"! )<эл).м н ° !i ),, Ltt Iл Г))ytitlJw 1!) 1 и

1 Й .. у Г (t! t I ë t. t, )1 Р к .3,10(1 !1! ();t .) f .! t <.I«., (! >с 1 I (!.,1il!3 3t<1

--11 F3 L. 1.;; .4

2 ).3 1 0.)С .,,;..1(1,;! .-.,:,»:.I »., f. I!)Kз

1684785

5

20 пуском по связи 29 устанаоливает триггер

64 блока 6 синхронного пуска (фиг,5) также а единичное состояние. Кроме того, по поступающему по связи 24.2 тактовому импульсу триггер 72 блока 7 управления синхронизацией (фиг,б) устанавливается в единичное состояние, что приводит к установке в единичное состояние также и триггера 73 блока 7.

Потенциал с выхода триггера 73 по связи 33 пас гупает на вход элемента И 87 распределителя 9 (фиг.8), который срабатывает по передаваемому по связи 24.3 десятому тактовому импульсу и запрещает поступление опорных тактовых импульсов на вход о нхронизации регистра 83 через элемент

И 88. f3 результате этого распределитель 9 останавливается в состоянии выдачи сигнала на выходе 91.10 дешифратора 85.

Описанные операции происходят в обоих каналах.! !усть активным при вводе в синхронизм является первый канал 1.1, Для запуска nepuoi о канала 1.1 необходимо замкнуть кнопку 51 пуска блока 2 задания режима этого капала. Сигнал с соответствующего выхода блока 2 канала 1.1 по связи 14 устанавливаег B единичное состояние триггер 55 блока

3 (фиг,3), Б результате этого формируются сигналы на выходе 58.2 (элементом И 57) и выходе 58,1 блока 3. Сигналы с первой группы 43,1 управляющих выходов канала 1.1 поступают на вторую группу 38,1 информацпонных нходов канала 1,2, Сигнал с охода 38.2 канала 1,2 поступает через коммутатоо 61 (фиг.4) по связи 22 на вход окончания связи блока 6 (фиг.5) и устанавливает в единичное состояние триггер 65, "èãíàë с единичного выхода которого приводит к срабатыванию элемента ИЛИ

68. Выходным сигналом элемента ИЛИ 68 ч".ðåç элемент 71 задержки триггеры 64 и 65 устанавливаются в нулевое состояние.

Сигнал с второго выхода блока 6 синхронного пуска (фиг,5) по связи 23 поступает на синхрооход триггера 74 блока 7 управления синхронизацией (фиг.б), когорый устанавливается при этом в единичное состояние. В связи с этим срабатывает элемент ИЛИ 76, выходной сигнал которого устанавливает в нулевое состояние триггер 73 блока 7, Сигнал низкого потенциала с единичного выхода триггера 73 по связи ЗЗ и через элемент И 87 (фиг,8) разрешает поступление опорных тактовых импульсов через элемент И 88 на синхровход регистра 83 распределителя 9 тактовых импульсов. Поскольку триггер 79 блока S приостанова находится в состоянии логического нуля, то на первом выходе блоке 8 присутствует сигнал

55 приостанова, который, поступая по связи 26 на вход приостанова распределителя 9 (фиг.8), приводит k зацикливанию его на выдаче тактовых импульсов с выходов 91,9 и 91,10 дешифратора 85, как описано выше (фиг.9, состояние приостанова).

При последующем нажатии кнопки 51 блока 2 задания режима (фиг.2) канала 1.2 выходной сигнал с соответствующего выхода блока 2, поступая по связи 14 на единичный вход триггера 55 блока 3 асинхронной связи (фиг,З) и информационный вход триггера 78 блока 8 приостанооа (фиг.7), устанавливает их в единичное состояние.

Выходной сигнал элемента И 81 устанавливает триггер 79 блока 8 в единичное состояние, о результате чего снимается сигнал приостанова с первого выхода блока 8 и распределитель 9 начинает формировать импульсы на выходах 91,1 — 91,10 дешифратора 85 согласно описанному выше.

После установки в единичное состояние триггера 55 (фиг,З) срабатывает элемент И

57 и на выходе 58.2 формируется сигнал согласования каналов по концу микрокоманды, который через первую группу 43.2 управляющих выходов второго канала 1,2 поступает на вход 38.2 первого канала 1,1 и через коммутатор 61 блока 5 контроля времени связи (фиг.4) с второго управляющего выхода этого блока по связи 22 устанавливает триггер 65 блока 6 синхронного пуска в единичное состояние, Сигнал с единичного выхода этого триггера приводит к срабать:ванию элемента И 67, выходной сигнал которого через элемент ИЛИ 68 и элемент

71 задержки устанавливает триггеры 64 и 65 в нулевое состояние, Кроме того, сигнал с выхода элемента И 67 по связи 23 поступает на синхровход триггера 74 блока 7 (фиг.б) и .устанавливает его в единичное состояние.

При этом на выходе элемента ИЛИ 76 формируется сигнал, устанавливающий триггер

73 в нулевое состояние. Нулевой сигнал с первого выхода блока 7 по соязи 33 и через эгемент И 87 распределителя 9 тактовых импульсов (фиг,8) разрешает поступление тактовых импульсов через элемент И 88 на синхровход регистра 83, выключая тем самым останов распределителя 9 канала 1.1 на выдаче сигнала с выхода 91,10 дешифратора 85. Распределитель 9 переходит к выдаче тактового импульса с выхода 91,9.

При этом единичный сигнал с выхода 58.1 блока 3 канала 1.1 поступает по связи 28.1 на вход пуска блока 8, Поэтому по импульсу с выхода 58.1 триггер 78 устанавлиогется в единицу, По очередному десятому тактовому импульсу (связь 24.3) с выхода 91.10 дешифра13 тора 85 распределителя 9 срабатывает элемент И 81 (фиг.7) выходной сигнал которого

) устанавливает в единичное состояние триггер 79. Вследствие этого снимается выходной сигнал с выхода элемента ИЛИ 80 (связь

26), распределитель 9 выходит из состояния останова и переходит к выполнению микрокоманды по десяти тактовым импульсам.

После перехода каждого канала к выполнению текущей микрокоманды они и родолжают работать в синхронном режиме.

При этом взаимное согласование каналов в процессе синхронной работы происходит следующим образом.

Пусть в первом канале 1.1 микрокоманда выполняется быстрее, Тогда по девятому тактовому импульсу (связь 24.2) триггер 72 блока 7 управления синхронизацией устанавливается в единичное состояние и сигналом с единичного выхода устанавливает в единичное состояние триггер 73, Выходной сигнал триггера 73 с первого выхода блока

7 по связи 33 через элемент И 87, срабатывающий по десятому тактовому импульсу (связь 24.3), блокирует поступление тактовых импульсов опорной частоты через элемент И 88 (фиг,8) на синхровход регистра 03 распределителя 9. В результате этого распределитель 9 останавливается и выдает сигнал на выходе 91.10 дешифратора 05.

Кроме того, по передаваемому по связи 24.3 импульсу триггер 54 блока 3 асинхронной связи (фиг.3) устанавливается в единичное состояние, приводя к срабатыванию элемента И 57 и к формированию сигнала на выходе 58.2 блока 3. Этот сигнал по связи

28.2 передается на соответствующий вход

38.2 соседнего канала через первую группу

43.1 управляющих выходов первого канала

1.1. Сигнал с единичного выхода триггера 54 блока 3 по связи 29 поступает на синхровход триггера 64 блока 6, который устанавливается в единичное состояние.

Сигнал синхронного перехода устройства к выполнению следующей микрокоманды с выхода 18.1 блока 6 (фиг.5) выдается низким потенциалом. В описываемый момент времени с выхода коммутатора 66 блока 6 по связи 18.2 выдается единичный потенциал, Поэтому на выходе элемента И 62 блока

5 присутствует единичный сигнал, который после срабатывания элемента И 57 по связи 28.2 устанавливает -риггер 60 блока 5 контроля времени связи (фиг.4) в единичное состояние, Сигнал с единичного выхода триггера 60 открывает элемент И 63 для подачи опорных тактовых импульсов на счетный вход счетчика 59 с выхода 31 распределителя 9. С этого момента (момента завершения микрокоманды опережаю5

55 щим кацапом) на инэется ото,ег . р ме;,.1 максимального рассol flarîâaíèÿ между каналами 1.1 и 1.2 счетчиком 59. Если до истечения этого r.ремени г. выхода синхронизац .и блока 3 канал» 1,2 (отстаюсцего) по связи 20.2 через п-"рвую группу 43,2 управляющих выходов эгого лпн;-ла поступит сигнал 0voí÷àíèп выполнения микрокоманды на вход 38.2 канала 1,1, то срабатывает коммутатор 61 блока 5 и формируется сигнал на втором управляющем выходе этого блока. Егли,<е до истечения этого интервала времени сигнал на вход

38.2 не поступает. по свидетельствует об отказе (зависании) соседнего канала 1.2, то формируется сигнал переполнения счетчика 59, которы и пропускает на второй управляющий выход для передачи по связи 22 опорный тактовый импульс с выхода 31 распределителя 9. Таким образом имитируется ответ от соседнего канала дпя предотвращения останова данного канала. Кроме того, в данном случае на выходе 21 формируется сигнал отказа соседнего канала.

С приходом сигнала по связи 22 триггер 65 блока 6 (фиг,5) устанавливается в единичное состояние. В результате этого через элементы И 67, ИЛИ 68 и элемент 71 задержки сбрасываются триггеры 64 и 65.

Пои срабатывании элемента И 67 снимается единичный потенциал с выхода 18.1 блока 6. Этот сигнал может быть использован в системе, например, дпя сравнения резчльта ов выполнения микрокоманды в обоих каналах системы. Кроме того, этот, же сигн-ë,,поступая по свя" è 10,2 на вход готовности блока 5 (фиг,4), приводит к формированию низкого потенциала на выходе элемента И 62, в результате чего устанавливается в нулевое состояние триггер 60 и счетчик 59.

В это же время по сигналу с выхода элемента И 67 по связи 23 триггер 74 блока

7 (фиг,6) устанавлигае-,сН в единичное состояние, era выходной с гнал через элемент

ИЛИ 76 устанавливаег в нупево» состояние триггер 73. Сигнал с единично о выхода этого I ри гера по cdïçè 33 через элемент

И 07 (ф .г.0), формирующий у-евой выходной сигнал, открывает элемент И 88 дпя пропуска оперных тактовых импульсов на синхровход регистра 83. После этого данный канал 1.1 устройства переходит к выполнению очередной микрокоманды.

Отстающий второй канал 1.2 в рассмотренном случае функц::онирует r.ледук щим ооразом, В канапе 1.2 по девятому так овому импульсу, поступ-ющему по связи 21." в блок

1684785

15

25

i (фиг.6), устанавливается в единичное состояние триггер 72, который устанавливает в единичное состояние триггер 73, Далее десятым тактовым импульсом по связи 24.3 устанавливается в единичное состояние триггер 54 блока 3 асинхронной связи (фиг.3), что приводит к срабатыванию элемента И 57 и формированию сигнала на выходе 58.2, который по связи 28.2 через первую группу 43.2 управляющих выходов канала 1,2 поступает на вход 38.2 первого канала 1.1 (опережающего), инициируя выполнение описанных выше функций.

Г1й сигналу с выхода управления синхр,> ниг1 ре>".имом блока 3 по связи 29 триг е1; 6-1 (фиг,5) устанавливается в единицу, что приводит к срабатыванию элемента И

67, поскольку триггер 65 к данному моменту времени установлен по связи 22 в единич-, ;toe cocTotttttiå сигналом с блока 6. Далее, ."..",алогично описанному выше, триггеры 64 и 65 устанавливаются в нулевое состояние, формируется сигнал на выходе 18,1 блока

I), устанавливаются г. единичное состояние григгер 74 блока 7 (фиг.6) и в нулевое состояние триггер 73 этого же блока, Та;;:, ii образом осуществляется переход к выполнению следующей микрокоманды, а у отстающего канала огсутствует останов э состоянии выдачи десятого тактового имгул ьсэ, В сг,учае поступления сигнала повторения микрокоманды по связи 35 с первой группы 16.1 управляющих входов первого

: attarta 1,1 (либо с первой группы 16.2 управ:н„огцих входо 3 второго канала 1.2) при сбое э пооцессоре соответствующего канала

i ðoëcõoä tò установка в единичное состояние триггера 74 блока 7(фиг.6) при срабатыв; ии элемента И 75, а также установка и tty»otioe состояние триггера 73 и триггера 54 (фиг.3) tto QocHTGMg тактовом j 11Mпул -.су (связь 24,3). Таким образом, сигнал с гыхода 58.2 не выдается и соседний (pa6ot-or;toca6t,ый) канал останавливается в состоянии выдачи десятого тактового импульса с выхода 91.10 дешифратора 85 рэ".пределигеля 9, После завершения повторения выполнения микрокоманды процессор снимает сиг; ал, псступа ощий в блок 3 по связи 35, триггер 54 устанавливается в единичное состояние и далее функционирует в соотвгтствии C приведенным описанием, Соседний канал, получив сигнал с выхода

58,? блока 3 "отказавшего" канала, выпол я ет -.ледующую микро команду.

Приостанов канала может осуществляться также при поступлении сигнала тормо кения с выхода т ретьего разряда регистра 46 блока 2 задания режима (фиг,2) одного из каналов на вход 37.3 другого канала, либо по сигналу на входе 36.2 блока 8 приостанова, либо при поступлении сигнала останова на вход 36.1 от внешних устройств канала системы, выдаваемого до окончания операции взаимодействия с последними (в этом случае канал переходит в состояние приостанова, в котором циклически выдаются тактовые импульсы с выходов 91.7 и

91,8 дешифратора 85 распределителя 9). В этом случае с выхода элемента ИЛИ 70, являющегося третьим выходом 19 блока 6 синхронного пуска (фиг,5), выдается через третью группу управляющих выходов канала (группа 40.1 канала 1.1 или группа 40.2 канала 1.2) сигнал чтения очередной микрокоманды из памяти соответствующего канала системы. Этот сигнал может выдаваться либо по каждому поступающему по связи

24.1 второму тактовому импульсу, либо по поступающему на вход 37.2 сигналу с выхода четвертого разряда регистра 46 (фиг.2) соседнего активного канала для инициализации чтения микрокоманды в остановленном канале.

Для перевода каналов 1.1 и 1,2 в режим независимого функционирования необходимо в первый разряд регистров 46 обоих каналов записать нуль. Выключение устройства осуществляется путем установки триггера 47 блока 2 задания режима (фиг.2) в нулевое состояние сигналом с кнопки 50, Предлагаемое устройство позволяет существенно повысить достоверность функционирования дуплексных вычислительных систем.

Формула изобретени.

Устройство для синхронизации вычислительной системы, содержащее первый канал, включающий блок задания режима, блок асинхронной связи, генератор импульсов, входы блока задания режима являются первой группой управляющих входов первого канала, блок задания режима первым выходом пуска соединен с входом генератора импульсов, а выходом синхронного режима, вторым выходом пуска и выходом сброса соединен соответственно с первым, вторым и третьим управляющими входами блока асинхронной связи, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и расширения области применения, оно содержит второй канал, в каждый канал дополнительно введены блок контроля времени связи, блок синхронного пуска, блок управления синхронизацией, блок приостанова и распределитель тактовых импульсов, причем блок задания режима вторым выходом пуска соединен также с входом пуска

16Ãk 17(:5 блок,l c(1(txp0(tHofo пуска, первый я((ход блока синхронного пуска соединен с входом готовности блока контроля времени связи, первый управляющий оыход которого лоляется выходом ошибки кя((апа, второй упраоля(ощий выход блока контроЛЯ ВРЕМЕНИ СНЛЗИ СОЕДИНЕН С ВХОДОМ 0!.ОНчан»я связи блока синхронного пуска, второй выход которого соединен с первь(м синхровходом блока упраоле((ия синхронизацией, блок задания (>еж»ма выходом сброса соединен с входами сброса блока синхронно о пуска, блока управления синхронизацией и распределителя тактовых импульсов, группа выходов которого является группой тактoíhlx выxодоо канала, блок задания режима выходом OCTBHOBB связан с входами останова блока синхронного пуска и блока приостдHÎод, перE!ый и нтОрОй выходы которого саед t H c H !.I соответственноо с входом приостдпонд распределителя тактовых импульсов и и "роь(м синхровходом блока дсинхрон!!ой связи, входы синхронного режима блока Kîíòðîëë времени связи, блока синхронного пуска, блока управления синхронизацией и блока приосганонд подсоединены к выходу синхронного режима блока задания режима, выход выбора тактовых импульсов которого соединен с входом выбора тактовых импульсов распределителл тактовых импульсов, выходы пуска L1 синхронизации oltoKB асинхронной снлзи соединены соотнетст((еннÎ с входом пуска блока приостанова и первым синхровходом блока контроля времени снлз» и являются первой группой управляющих выходов канала связи, выход упраялеHия синхронным пуском блока асинхронной связи соединен с первым синхронходом блока синхрон (ого пуска, выход генератора импульсов соединен с входом тактовых импульсов распределителя тактовых импульсов, выход и вход обмена тактовыми импульсами которого являются сооТВСТсТ венно выходом и входом обмена тактовыми импульсами канала связи, выход обмена тактовыми импульсами распределителя тактовых импульсов соединен с тактовым входом блока контроля времени связи, первый и второй ныходы блока управления синхронизацией соединены соответственно с первым управляющим входол1 рдспределителл тактовых импульсоо и управляющим входом блока аси((хронной связи, выход первого разряда группы выходов распределителя так(оных импульсов соед; нен с оторым синхронходом блока синхронного пуска и вторым синхронходом блока управления си((хро5

4!

r5 (((13ац(1ей, выход ь! »рого (t33p Iä, t г(>у(.((! t

Bt4л0Д0Н РДС(!PЕ (ЕЛ»Г !Л ГЛ . TOE!!, .Х Л1 пульсов соед»((е (с Tpсгьи(. си!.;,роохо дом блÎкд упраоле! L:EI СL;Ilхр >н»эдц;1еи и первым cvtlxpOBxoäoK; 5 IOK8: риос1днона, выход третьего рдэрлдд ру, .(1ы выходов распределителг; такточых им((у((ь(ов соединен с е(0 входом окончания цикла, д так>ко с чеT(3opf L4M c(1HxpОнуодом Ьл0 ка у про олен ил c»ktx po Hltэа ц (ей, вторым синхронходом блока приостан(.оа

L1 вторым с»нхрооходом б !Ока асипхронной снлзи, упрднлл(ощ (е нходы блока управления синхрпн 1зацией и блока асинУРOIIHO(1 СНЧЭИ СОЕД((НЕII (4 С ОД»(1М ИЗ BXO(оо бло(.д эддд:,(1л е>к(1л1а. второй управляющий вход распределителя тактовых импульсон и первый управляющий вхОд блÎKа п0иостанОвд яB EI 01сл нгорой группой упраоля(оц(их н :одон ка((дла. входы перос, о t1 второго разрядоо первой гр3 I! f! BI И(!(!>ОрЛ!дц 10k(tt(4X оходон KRHBла

cD !эи соединень! cоотоегстяенно с входом инициализации пе»ил Ь(!ОKа с»I xpc!нного пуска и вгорым упрдяпл(ощим входом блока пр»оста»она, входы первого и второго разрядов второй I руппы »на орл1ационных входон канала соеди((сны соответственно с вторым синхрооходом блока контроля времени связи и третьим управляющим входом блока пр»остановд, в каждом из каналов группа выходов бллокд эада((ия ре>..има явллется второй группой уп(>анллк>чц(1Х ныходон канала» соединена с первой группой информациoííb!х входов другого канала, а первая группа управляющих оь(ходов каждого к нала под".;ючена к;!торой группе

IttItPopMBI1»0kIHt;Ix ьходоо другого ка((ала, в каждом канале перный v трет»й выходы блока синхронного пуска явля(отсл третьей группой уг рдолл(о цих оыхсдо(. кд«3лд гыход обмена тактоныл1и импульсдл(и каждого канала сняэдн с входом. обмена тактовыми импульсами другого кдндлд, выходы ошибки первого и второго каналов явля 0(сл cîî,— оетстоенно первым и оторыл1 выходами ошибки устройства, трегьи груп.-ы упранляюгцих выходов первого и второго камалов яол атсл соптоетс1Båí! Io и роой и второй группами управ((л(ощ(1х выходов устройст. нд, fpóïït t тактовых выходов первого и ото")О! О Ké:IB IGB ЛО IR TCB П(Д :Оой» BTOPOA гру((пдми гдктооых яь ходов ус I ро. tcTBB, псрные группы угрдоллющ 1 ходов персо г:i!1 нгорого к 3(!BE!co лвлл;Отся первой l1 B foрой группами входоо устройства, а н>ор(4е группы управляющих оходон г!ерного и ь-;0-Раго Ка(:ДЛОО - Состввт=тнЕННО тРЕтЬЕй И

ЧвтBPPTOLI IРУППДМИ ОХОДОО У.тРойСIЯ;-..

1684785

Таблица 1

Таблица 2

1684705

Фиг.2

35 .13

29.З

ЗЧ

22

1684785

31

Фиг. В (f

91.

91.

91. (24.2

91. (24. или сетей

Составитель Н.Васильев

Редактор М,Циткина Техред M.Ìoðãåíòàë Корректор М.Максимишинец

Закаэ 3508 Тираж Подписное

ВНИИПИ Государственного комитета.по иэобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Проиэводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101