Цифровой функциональный преобразователь

 

Изобретение относится к вычислительной технике, может использоваться автономно или в комплексе с цифровой вычислительной машиной для расширения функциональных возможностей. Целью изобретения является расширение функциональных возможностей за счет вычисления выражения общего вида а Vxi yi -f X2 y2/z и улучшение регулярности структуры для создания в виде БИС. Преобразователь содержит группу арифметических блоков, группу сумматоров-вычитателей, группу сумматоров, группу элементов И, группу мультиплексоров и три сумматора. 1 з. п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ социАлистических

РЕСПУБЛИК (я)л G 06 F 7/544

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1.

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и улучшение регулярно(3) (21) 4762337/24 (22) 23.11.89 (46) 23.10.91. Бюл. М 39 (71) Институт проблем моделирования в энергетике АН УССР (72) А,И. Стасюк, В.С. Мазурчук, А,А. Челышев, В.В. Болкисева, Г.С. Григорян и Е.С, Прозоров (53) 681,325 (088.8) (56) Авторское свидетельство СССР

ЬЬ 1233141, кл. G 06 F 7/544, 1985.

Авторское свидетельство СССР

N 1216779, кл. G 06 F 7/544, 1984. (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ

ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к цифровой вычислительной технике и может быть использовано в составе многопроцессорных вычислительных систем как быстродействующий вычислитель обобщенной математической зависимости.

Целью изобретения является расширение функциональных возможностей за счет вычисления выражения общего вида

z сти структуры преобразователя.

На фиг, 1 показана функциональная схема преобразователя для n = 3; на фиг. 2— функциональная схема арифметического блока, Преобразователь (фиг. 1) содержит арифметические блоки 1, сумматоры-вычитатели 2, группу сумматоров 3, мультиплексоры 4, группы элементов И 5, сумматоры 6, „„5U„„1686438 А1 (57) Изобретение относится к вычислительной технике, может использоваться автономно или в комплексе с цифровой вычислительной машиной для расширения функциональных воэможностей, Целью изобретения является расширение функциональных возможностей за счет вычисления вы ажения общего вида

Q= x1 yI +x2y2/z и улучшение регулярности структуры для создания в виде БИС.

Преобразователь содержит группу арифметических блоков, группу сумматоров-вычитателей, группу сумматоров. группу элементов И, группу мультиплексоров и три сумматора. 1 з. п. ф-лы, 2 ил. входы аргументов 7-11, первые и вторые выходы 12I и 122, Работа преобразователя основана на вычислении зависимости и происходит следующим образом. Запишем выражение (1) как х1у1+ хгуг — z + = О, (2) представим величины у1, у2 и а в виде разрядных векторов и у1 =

2 п

У2= 2 2 2

1686438.I I ! д.е у1g (0,1}, y2 q (0,1j, и C(0,1), a26(0,1), значения i-x двоичных разрядов величин у1, у2, а из формируемых выражений и у - g 2 у, Y2 = g 2 Y2 .

I=1 !=1 а= (2 (а +аг) .

I=1

Для вычисления значений i-x разряI I дов а, а 2 искомого вектора а запишем и систем разрядных уравнений.

В общем случае значение i-x разрядов ,! i а, а 2 искомой величины а определяется следующим образом

Г()Е(-2 Z Ж=Ф =0 г " Z "I- a "+ "+e- Ы =»,=О

2." 7Е о = О =

> г, -(+!) L -(и1, (- -2 "! 1-

Z.,+2 (Х,) X2))-Q iZ Я, =Z Z i 0 ц 1, 0,=1 .О, (0, О, фа=О, -(д )Zi +2 (2 >Е) ..() Е ! Е)

1,2! О, 1,аАа2 =1, а2 0 Z, (O Е1= !

1,aha2 =1

Арифметический блок 1 (фиг. 1) содержит сумматоры 13(1)-13(3), сумматор-вычитатель 14, сумматор 15.

Преобразователь работает следующим образом.

В исходном состоянии на вход 7 подается значение z, на вход 8 — значение х1; а на вход 9 — х2. Далее на входы первого

1 2 I

10, второго 10 и каждого !-го 10 разрядов подают1 2 и ся соответственно значения у1, у1, ..., у1 двоичных разрядов. Аналогично на входы пер4 I вого 11, второго 11 и каждого i-го 11 разрядов подаются соответственно значения

1 2

У2 У2» У2.

После этого в схеме устройства протекает переходный процесс. По окончанию переходного процесса на выходах первого, .второго, третьего сумматоров 6 образуются

5 значения Зг. 5z, 7z, которые поступают соответственно на первые, вторые и третьи информационные входы мультиплексоров 4, на четвертые информационные входы которых поступает значение z с входа 7, С выхо10 да первого сумматора-вычь т теля 2 в соответствии с (4) значение 2 z поступает на вход второго операнда первого арифметического блока 1, На выходе первого сумматора 3 по выражению (4) образуется

15 значение 2 z i, которое поступает на вход четвертого операнда первого арифмет!!ческого блока 1 и со сдвигом 2, т. е. 2 z, на первые входы вторых сумматора-вычитателя 2 и сумматора 3.

Кроме того, на входы третьего, пятого и шестого операндов первого арифметического блока 1 с входов 7, 9 и 8 поступают значения 2 z, 2 "х1, 2 х2 соответственно, а с выхода первого элемента И 5 поступает значение а!на третий управляющий вход первого арифметического блока 1. Благодаря этому по выражению (4) на выходе первого арифметического блока образуется значение z" 1, которое поступает на вход первого операнда второго арифметического блока 1, а на выходах знаковых разрядов сумматора-вычитателя 14 и сумматора 13 (фиг. 2) первого арифметического блока 1 и соответственно первых разрядах 121, и 122 выхода образуются значения первых раэря11 дов а, а2 искомой величины а, 1 1

Значения а и а2 поступают на входы второго элемента U 5. управляющие входы второго мультиплексора 4, а значение

a — на управляющий вход второго сумматора-вычитателя 2, который настраивается на сложение или вычитание. Второй мультиплексор настраивается на выдачу по выражению (4) соответствующей пары значений из набора 2 г, 2 3z, 2 5z, 2 7z, которые поступают на вторые входы вторых сумматора-вычитателя 2 и сумматора 3. С выходов сумматора-вычитателя 2 и сумматора 3 по выражению (4) значения 2 z !, 2 Р подаются на входы второго и четвертого операндов второго арифметического блока 1.

Кроме того, на входы третьего, пятого и шестого операндов второго арифметического блока 1 подаются величины 2 z, 2 х1,2 х2, 1686438

15 вида а =

35

50

55 а на управляющие входы его с первого по

2г третий — соответственно у1, уг, Q. При этом во втором арифметическом блоке 2 образуется z"2 которое поступает на вход третьего операнда тоетьего арифметического блока 1, а на выходе вторых разрядов выхода 12 — соответственно значение вторых разрядов

2 2 а, аг искомого вектора а, Аналогично с выходов третьих сумматора-вычитателя и сумматора 3 образуются значения 2 z(), 2 z, которые поступают на входы второго и четвертого операндов третьего арифметического блока 1, На первый, второй и третий управляющие входы третьего арифметического блока 1 з з поступают значения у1, уг, яз, а на входы третьего, пятого и шестого операндов— соответственно 2 z, 2 х>, 2 хг. В третьем арифметическом блоке 1 образуется z"з, которое поступает на последующий арифметической блок 1, а на третьих разрядах выхода 12 формируются величины третьих зз разрядов а, аг искомой величины. На вы ходах последних сумматора-вычитателя

2 и сумматора 3 формируется значение

2il+1)zI l и значение 2 + г, которые поступают на соответствующие входы последнего арифметического блока 1. На входы третьего, пятого и шестого операндов последнего арифметического блока 1 поступают значения 2 ™ z, 2 x>, 2 x2, а на управ1 ляющие входы соответственно yI, уг, @.

В последнем арифметическом блоке 1 ! образуются последние l-е разряды а, аг искомой величины а которые поступают Hà i-e

I I разряды 121, 122 выходной шины. Таким образом, эа время переходного процесса в схеме (т. е. за время, равное задержке сигнала между входными и выходными шинами) образуется величина в соответствии с (3).

Формула изобретения

1. Цифровой функциональный преобразователь, содержащий два сумматора, и сумматоров-вычитателей, где и — разрядность аргументов, и арифметических блоков, п мультиплексоров и группу элементов

И, причем выход результата I-го арифметического блока, I = 1, 2, ..., n, соединен.с входом первого операнда (i+1)-го арифметического блока, выход i-го сумматора-вычитателя подключен со сдвигом íà (!+1) разряд в сторону младших к входу второго операнда

)-ro арифметического блока, вход первого операнда первого сумматора соединен с входом первого аргумента преобразователя . и со сдвигом на один разряд в сторону старших с входом второго операнда первого и второго сумматоров, первые информационные входы всех мультиплексоров подключены к выходу первого сумматора и входу первого операнда второго сумматора, выход которого соединен с вторыми информационными входами всех мультиплексоров, отличающийся тем, что, с целью расширения функциональных возможностей эа счет вычисления выражения общего и улучшения peryz лярности структуры преобразователя, в него введены третий сумматор и группа иэ и сумматоров, причем вход первого аргумента преобразователя подключен со сдвигом на разрядов в сторону младших к входу третьего операнда i-го арифметического блока, к входам первого операнда первого сумматора-вычитателя, первого сумматора группы и входам первого операнда первого арифметического блока, выход второго сумматора соединен с входом первого операнда третьего сумматора, подключенного выходом к третьим информационным входам всех мультиплексоров, четвертые информационные входы которых соединены с входом первого аргумента преобраэователя и со сдвигом на один разряд в сторону старших с входом второго операнда третьего сумматора, выход i-го сумматора группы подключен со сдвигом на (! + 1) разряд в сторону младших к входу четвертого операнда i-ro арифметического блока и со сдвигом на (i + 2) разряда в сторону младших к входам первого операнда (! + 1)-го сумматора-вычитателя и (i+ 1)-ro сумматора группы, вход второго аргумента преобразователя подключен со сдвигом íà i разрядов в сторону младших к входу пятого операнда I-го арифметического блока, вход третьего аргумента преобразователя соединен со сдвигом на (2! — 1) разряд в сторону младших к входам шестого операнда l-го арифметического блока, первый и второй управляющие входы которого соединены с входами I-x разрядов соответственно четвертого и пятого аргументов преобразователя, первый и второй выходы i-м мультиплексора соединены со сдвигом на 2! разрядов B сторону младших с входами второго операнда соответственно !-го сумматоравычитателя и i-го сумматора группы, пер1686438!!

2!!

Составитель А, Зорин

Техред M. Ìîðãåíòàë Корректор М. Максимишинец

Редактор И. Шулла

Заказ 1409 Тираж 375 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, yn,Гагарина, 101 вый и второй управляющие входы (i + 1)-го мультиплексора соединены соответственно с первым и вторым выходами i-го разряда результата 1-ro арифметического блока, первым и вторым выходами i-ro разряда преобразователя и первым и вторым входами (I+ 1)-го элемента И группы, подключенного выходом к третьему управля ющему входу(! + 1}-го арифметического блока, управляющий вход (i + 1I)-го сумматора-вычитателя соединен с первым выходом 1-го разряда преобразователя, управляющие входы первого мультиплексора, первого сумматора-вычитателя соединен с входом логического нуля преобразователя, первый и второй входы первого элемента И группы соединены с входом логической единицы преобразователя, 2. Преобразователь по и. 1, î т л и ч аю шийся тем, что каждый арифметический блок содержит три уп равляемых сумматора, сумматор-вычитатель и сумматор, причем выход первого управляемого сумматора соединен с входом первого операнда второго управляемого сумматора, подключенного своим выходом к входу первого операнда сумматора-вычитателя, выход которого соединен с входом первого операнда третьего управляемого сумматора, вход первого one5 ранда первого управляемого сумматора, вход второго операнда сумматора-вычитателя, первый и второй операнды сумматора и входы вторых операндов первого и второго управляемых сумматоров соединены со10 ответственно с входами с первого по шестой операндов арифметического блока, вход второго операнда и вход управления инвертированием результата третьего управляемого сумматора соединены соответственно

15 с выходом сумматора и выходом знака сумматора-вычитателя, входы управления инвертированием результата первого и второго управляемых сумматоров и управляющий вход сумматора-вычитателя соеди20 нены соответственно с первого по третий управляющими входами арифметического блока, первый и второй выходы которого соединены с выходами знака соответственно сумматора-вычитателя и третьего управ25 ляемого сумматора.