Умножитель частоты

 

Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике. Целью изобретения является повышение точности умножения частоты. Цифровой умножитель частоты содержит генератор 1, формирователь 2, первый счетчик 3. регистр памяти 4, накапливающий сумматор 5, второй счетчик 6, блок коррекции 7 и триггер 8. Коррекция погрешности формирования выходного временного интервала осуществляется посредством пропуска одного тактового импульса длительностью Т при переполнении накапливающего сумматора 5 или посредством сдвига импульсов заполнения второго счетчика 6 на время Т0/2 по сигналу на старшем разряде накапливающего сумматора 5. 1 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 B 19/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4715308/09 (22) 04.07.89 (46) 23.12.91. Бюл. M 47 (72) B,Е, Ефремов, А.К. Кранец, С,И. Покрас, С.Г. Таранов и В.П. Товстюк (53) 621.373.4(088.8) (56) Авторское свидетельство СССР

N- 765818, кл. Н 03 В 19/10, 01.09.78 (54) УМНОЖИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике. Целью изобретения является повышение точности умножения. Ж 1700742 А1 частоты. Цифровой умножитель частоты содержит генератор 1, формирователь 2, первый счетчик 3, регистр памяти 4, накапливающий сумматор 5, второй счетчик

6, блок коррекции 7 и триггер 8. Коррекция погрешности формирования выходного временного интервала осуществляется посредством пропуска одного тактового импульса длительностью Т при переполнении накапливающего сумматора 5 или посредством сдвига импульсов заполнения второго счетчика 6 на время To/2 по сигналу на старшем разряде накапливающего сумматора 5. 1 з,п. ф-лы, 4 ил.

1700742

Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике.

Целью изобретения является повышение точности умножения частоты. 5

На фиг. 1 представлена структурная электрическая схема умножителя частоты; на фиг. 2 — структурная электрическая схема накапливающего сумматора и блока коррекции; на фиг. 3 — таблица истинности блока 10 коррекции; на фиг, 4 — временные диаграммы, поясняющие работу умножителя частоты, Умножитель частоты содержит генератор 1 опорной частоты, формирователь 2 15 импульсов, первый счетчик 3, регистр 4 памяти, накапливающий сумматор 5, второй счетчик 6, блок 7 коррекции и триггер 8, Блок коррекции содержит элемент ИЛИ 9, элемент И 10, элемент 11 задержки, 0-триг- 20 гер 12, дешифратор 13 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14.

Умножитель частоты работает следующим образом.

При поступлении на вход умножителя 25 частоты сигнала с периодом Твых на выходах формирователя 2 формируются импульсы с тем же периодом следования, при этом импульсы с второго выхода несколько опере-, жают импульсы" с первого выхода. В первом 30 счетчике накапливается кодовый эквивалент N входного временного интервала и

Твх

То где Т0 — период следования импульсов генератора 1.

Блокировка тактовой частоты в первом 40 счетчике 3 осуществляется по управляющему входу с второго выхода формирователя

2. Перезапись кода N из первого счетчика 3 в регистр 4 памяти производится по сигналу, который поступает с выхода триггера 8 45 на вход записи регистра 4 памяти, В накаг ливающий сумматор 5 заносятся значения Мл, а во второй счетчик 6 — N T..

50 мл=п1обоИ;

Нст=()=()

N Твн и пТ где n — коэффициент умножения частоты; 55 шобой — остаток от деления N на и; () - целая часть числа.

Накапливающий сумматор 5 тактируется выходными импульсами умножителя частоты. Блок 7 коррекции на основе анализа сигналов старших разрядов и сигнала переноса накапливающего сумматора 5 осуществляет сдвиг тактовой частоты генератора

1 на время То/2 или пропуск одного тактового импульса, что эквивалентно сдвигу тактовой частоты на период То, Коррекция производится в соответствии с таблицей (фиг. 3), из левой части которой следует, что в качестве индикатора необходимости введения поправки на То/2 можно использовать фронты сигнала на старшем разряде накапливающего сумматора 5. Для индикации состояния коррекции тактовой частоты генератора 1 на время Т, используется дешифратор 13 блока 7 коррекции, минимальная дизъюнктивная нормальHая форма функции 1дв которого, в соответствии с правой частью таблицы, определяется из выражения;

1д в=СР -) СР П / СР -1 СР Пь

На фиг, 4 приведены временные диаграммы scex трех возможных вариантов работы блока 7 коррекции отсутствие коррекции, коррекции выходного временного интервала на То/2 и коррекции íà Tî.

В блоке 7 коррекции с помощью сигналов с выхода элемента 11 задержки и с выхода

0-триггера 12 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 формируется частота заполнения второго счетчика 6 с учетом коррекции тактовой частоты генератора 1 посредством сдвига íà То/2 при изменении уровня на выходе старшего разряда накапливающего сумматора 5. Когда нет необходимости в пропуске одного импульса тактовой частоты на выходе дешифрэторэ

13 и, следовательно, на выходе элемента

ИЛИ 9 блока 7 коррекции, устанавливается состояние логической единицы, Период следования импульсов на втором выходе блока

7 коррекции в этом случае {если отсутствует коррекция на То/2)

Твых=- стТо.

В случае коррекции выходных импульсов на время То на выходе дешифратора 13 устанавливается состояние логического нуля, и младший разряд втооого счетчика 6 через элемент ИЛИ 9 подключается к входу элемента И 10. При этом выходной импульс умножителя частоты смещается на время Т,, так как в его формировании учавствуют see разряды второго счетчика 6 (в том числе и младший). В этом случае временной интервал между выходнь ми импульсами

Твых=(Иск+1) То.

1700742

После прихода 1-го импульса с выхода умножителя частоты код, записанный в накапливающем сумматоре 5, определяется из выражения

NcuI гпоблймл 1. (Количество корректирующих сдвигов импульсов выходной частоты на время ТО/2, произведенной блоком 7 коррекции, к этому

2!ймл моменту времени равно () (поправка и на ТО эквивалентна двум сдвигам на ТО/2,, Тогда время t) появления 1-го выходного импульса определяется следующим образом.

2Лил То

4= Ncx То+() — ° и 2

Формула изобретения, 1. Умножитель частоты, содержащий последовательно соединенные генератор опорной частоты, первый счетчик, регистр памяти и второй счетчик, формирователь импульсов, триггер и накапливающий сумматор, информационный вход которого соединен с выходом младших разрядов регистра памяти, при этом первый выход формирователя импульсов соединен,с входом начальной установки первого счетчика, а, второй выход формирователя импульсов соединен с управляющим входом первого счетчика и с D-входом триггера, выход которого соединен с входом записи регистра памяти, отличающийся тем, что, с целью повышения точности умножения частоты, введен блок коррекции, первый выход которого соединен с синхронизирующими аходами второго счегчика и триггера, выход генератора опорной частоты соединен с первым входом блока коррекции, второй, третий и четвертый входы которого соеди5 нены соответственно с выходом старшего разряда, выходом переноса и выходом зааержанного с-аршего разряда накаплиааюшего сумматора, пя гый вход б ока коррекции соединен с выходом младшего

10 разряда o çðîãñ <етчика, выход старших разрядоа кстооогс соединен с шестым входом блока коррек ии, при этом второй выход блока коррекции соединен с синхро.-.изиругошим входом накаплиааю15 щего сумматора с устанааачнь м входом гпооого счет лка и является выходом умножителя частоть .

2. Умнож тель по и. 1, о т л и ч а ю щ иР с я тем, ч;о блок коррекции содержит

20 последовательно соединенные элемент задержки и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, последовательно соединенные дешифратор, элемент ИЛИ и элемент И и D-триггер, выход которого соедлнен с вторым входом

25 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом вход элемента задержки соединен с синхронизирующи,:.; входом D-триггера и является первым входом блока коррекции, D-вход Dтриггера соединен с первым входом дешиф30 ратора и является вторым входом блока коррекции, второй и третий входы дешифратора являются ""îîòâåòñòâåííî третьим и четаерть.м аходами блока коррекции, второй вход элемента ИЛИ и второй вход эле35 мента И являются соответственно пятым и шес-:ым входами блока коррекции. выход элемента ИСКЛ -МУЧАЮЩЕЕ ИЛИ и выход элемента И являются соответственно пер-. вым и вторым выходами блока коррекции.

1700742

1700742

Ф».) 1

) М ф

Ь ) 6 B е

ФО ) Е:) ) М

Составитель Ю.Максимова

Техред M,Ìîðãåíòàë Корректор G.Êðàâöoâà

Редактор Н.Бобкова

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 4477 Тираж Подписное

ВКИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушскал наб., 4/5