Устройство для вычисления функций

 

Изобретение относится к вычислительной технике и может быть использовано R специализированных в ы ; и с л и т о г я х . Целью изобретения является упрощение устройства. Устройство содержит операционный блок, блок управления, установочный вход, первый тактовый вход, второй тактовый вход, входы операндов, выходы результатов, вход кода операции, тактовые выходы блока управления. Операционный блок содержит мультиплексоры, регистры, сумматор, сумма-ор-вычитатель. блоки памяти, сдвигатель. 3 ил.

СОЮЗ СОВЕТСкИх

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 6 06 F 7/544

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

О

,Q1, СО ) 3

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4756732/24 (22) 09.11,89 (46) 15.01,92, Бюл. N. 2 (71) Научно-исследовательский институт автоматики Научно-производственного объединения автоматики (72) Е.К. П ья н к о в (53) 681.325(088.8) (56) Авторское свидетельство СССР

N 1322270, кл. G 06 F 7/544, 1986.

Авторское свидетельство СССР

N . 1348829, кл. G 06 F 7/544. (54) УСТРОЙСТВО" ДЛЯ ВЫЧИСЛЕНИЯ

ФУНКЦИЙ

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях.

Цель изобретения — упрощение устройСТВд.

На фиг.1 представлена структурная схема устройства; на фиг.2 — функциональная схема операционного блока; на фиг,3 — схема блока управления.

Устройство содержит операционный блок 1, блок 2 управления, установочный вход 3. установочный вход 4 опервционного блока, вход 5 сброса блока управления, первый тактовый вход 6, тактовый вход 7 операционного блока, второй тактовый вход 8, тактовый вход 9 блока управления, входы

10-12 оп%рандов соответственно с первого по третий, входы 13-15 операндов соответственно с первого по третий операционного блока, первый 16 и второй 17 выходы результатов устройства, первый 18 и второй 19 выходы результатов операционного блока, выход 20 анализа числа итерации операци„„. Ж „„1705822 А1 (57) Изобретение относится к вычислительной технике и может быть использовано в специализирîBàнных вhl Iислитt,ãяi

Целью изобретения является упрощ", е устройства. Устройство содержит опе -.ационный блок, блок управления, усгановочный вход, первый тактовый вход, второй тактовый вход, входы операндов. выходы результатов, вход кода операции, à êTnвые выходы блока управления. Операционный блок содержит мультиплексорь:, регистры, сумматор, сумма-, ор-вы Ièòà Tåë ь, блоки памяти, сдвигатель. 3 ил.

oHHoI0 блока, вход 21 анализа числа итераций блока управления, вход 22 кида операции, вход 23 кода операций блока управления, тактовые выходы 24-42 блока управления, тактовые входы 43---61 операционного блока.

Операционный блок образуют первый

62, второй 63 и третий 64 мультиплексоры входных данных, первый 65, второй 66 и третий 67 регистры, триггер 68, мультиплексор 69 знака, блок 70 памяти констант, мультиплексоры 71 и 72 промежуточныx результатов, сдвигатель 73, мультиплексор

74 промежуточных результатов, регистр 75 суммы, сумматор-вычитатель 76. регистр 77 числа пропускаемых итераций, первый 78 и второй 79 регистры числа итераций, блок 80 памяти числа пропускаемых итераций, сумматор 81 и мультиплексор 82 числа итераций.

Блок 2 управления содержит, например, дешифратор 83 кода инструкций, мультиплексор 84 адреса. блок 85 памяти микро1705822 программ и регистр 86 микрокоманд (А, В, С, D, Е, F, G, Н, I, К, L, М, N, 0, P. R, S, T. U, V, Иl, Х). элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 87 и элемент И 88.

Блок 70 памяти констант разбит на две части, первая из которых содержит норма1(+) -k+I лизованные константы 2 I arctg 2 1, а вторая часть разбита на две зоны в зависимости от знака а, т,е, щ - 1 соответствуют нормализованные константы вида 2 !п(1+2» )), си - -1 соответствуют константы вида 2 1In(1-2 )).

Адресными входами блока 70 памяти констант служит код 0 5k+

Блок 80 памяти числа пропускаемых итераций служит для хранения величин, означающих количество пропускаемых в процессе вычислений итераций. Адресными входами блока 80 памяти являются старшие разряды, включая знаковый, сводимого к нулю аргумента функции, который хранится в регистре 65.

Рассмотрим работу устройства на примере вычисления следующих функций: у/х, In x, е, arctg у/х, kgsin rp и kgcosp, sin p u

cos p.

Операция деления у/х в устройстве осуществляется в соответствии со следующими рекуррентными соотношениями

Zk+J=2IZk+ (1+Zk 2 ");

Ok+1= Qk+ WQk 2 (+"; (О =

1, Zk<0;

t L-1, Zk>0; где Zo = х-1;

Оо = у

2п =0;

0 = у/х.

В исходном состоянии на установочный вход 3 устройства поступает сигнал. сбрасывающий регистры 77-79 числа итераций 79 операционного блока и регистр 86 микрокоманд.

На вход 22 кода операции блока 2 управления поступает код инструкции операции деления, дешифратор 83 преобразует этот код в адрес первой микрокоманды операции деления. Управляющий сигнал с выхода поля W регистра 86 микрокоманд обеспечивает прохождение адреса с выхода дешифратора 83 через мультиплексор 84 адреса на вход блока 85 памяти микрокоманд.

По синхроимпульсу на входе 9 регистра 86 первая микрокоманда микропрограммы деления загружается в регистр 86 микрокоманд. Аналогично осуществляется

20, го. Для обеспечения условных переходов в

25 микропрограмме младший разряд адреса

55 установка в исходное состояние и выборка первой микрокоманды и во всех остальных операциях.

В первом такте микропрограммы деления значения делителя х, делимого у и 1.0 с входов 10 — 12 операционного блока 1 проходят через мультиплексоры 62-64 и эаписываются в регистры 65-67 данных. Данная микрооперация обеспечивается управляющими сигналами, поступающими с выходов полей А, В, С, О. Е. F регистра микрокоманд на управляющие входы 43-45 мультиплексоров 62-64, и на входы 46-48 разрешения записи в регистры данных 65-67.

Переход к следующей микрокоманде осуществляется по адресу перехода, находящемуся в поле V текущей микрокоманды и с помощью задания в поле сигнала, обеспечивающего подключение адреса перехода через мультиплексор 84 адреса к входам блока 85 памяти микрокоманд, Поле V адреса перехода подключено к мультиплексору

84 адреса всеми разрядами, кроме младшеперехода может быть модифицирован признаком на входе 21 анализа числа итерации блока 2 управления при наличии разрешающего сигнала в поле Х регистра 86 микрокоманд. При отсутствии хотя бы одного иэ этих сигналов младший разряд адреса перехода не меняется.

Во втором такте микропрограммы деления в устройстве производится вычисление величины х-1 и запись ее в регистр 65.

Для этого величина делителя х из первого регистра данных 65 подается через мультиплексор 71 и сдвигатель 73 (при этом параметр сдвига равен нулю) на вход В сумматора-вычитателя 76. На вход А этого же сумматора-вычитателя из третьего регистра

67 через мультиплексор 72 подается величина 1,0. В сумматоре-вычитателе 76 задается операция вычитания В-А, результат которой с выхода сумматора-вычитателя заносится в конце такта в первый регистр 65 данных. Данная микрооперация обеспечивается управляющими сигналами, поступающими с выходов полей D, G. Н, К L, S, Т регистра 86 микрокоманд. При этом на вход параметра сдвига сдвигателя 73 подается ноль с выходов любого из регистров 77-79 числа итерации через мультиплексоры 74, на вход знака операции сумматора-вычитателя 76 подается знак операции (в данном случае — вычитание) с выхода поля Т через мультиплексор 69 знака.

Третий такт микропрограммы является первым тактом циклической части микропрограммы. В этой микрокоманде произво1705822

55 дится вычисление величины 1 + Zk2 и эа-k пись ее в регистр 75 суммы. Величина Zk, хранящаяся в первом регистре 65 данных, считывается из него и через мультиплексор

71 поступает на вход сдвигателя 73. На вход параметра сдвига из первого регистра 78 числа итераций через мультиплексор 74 поступает величина индекса итерации k u сдвигатель производит сдвиг вправо на k разрядов, что обеспечивает получение на входе В сумматора-вычитателя 76 величины

Zk2 . На вход А сумматора-вычитателя 76 из

-k третьего регистра 67 через мультиплексор

72 подается ееличйна 1.0. В сумматоре-вычитателе 76 с помощью полей микрокоманды К,T и 5 задается операция сложения, результат которой сигналом разрешения записи с выхода поля 1 и микрокоманды заносится в регистр 75 суммы. В этом же такте в триггер 68 знака по сигналу разрешения записи с выхода поля микрокоманды U заносится знак величины Zk, а в регистр 77 числа пропускаемых итераций с выхода блока 80 записывается величина ), равная числу пропускаемых итераций. Входом для блока

80 памяти числа пропускаемых итераций служат старшие разряды Zk из первого регистра 65 данных.

Кропиле того, в этом же такте анализируется значение величины k в первом регистре

78 числа итераций путем подачи старшего разряда этого регистра на вход 21 анализа числа итераций блока 2 управления. Когда величина k в регистре 78 станет равной или большей и-разрядности устройства, на входе анализа числа итераций появляется сигнал, который изменяет младший разряд адреса перехода в поле LI и микропрограмма переходит к последнему такту своей работы. Если k< п, то микропрограмма переходит к второй микрокоманде цикла.

Во второй микрокоманде цикла производится вычисление величины

Zk+I = 2 Zk+ (

-k

При этом величина Zk из регистра 65 через мультиплексор 71 поступает на входсдвигателя 73. На вход параметра сдвига сдвигателя с выхода регистра 77 числа пропускаемых итераций через мультиплексор 74 подается величина и сдвигатель производит сдвиг влево на j разрядов, образуя на входе В сумматора вычитателя 76 величину 2 Zk. на вход А сумматора-вычитателя

76 с выхода регистра 75 суммы через мультиплексор 72 подается величина 1 + Zk2

-k

Знак операции в сумматоре-вычитателе 76 (сложение или вычитание) определяется подачей с инверсного выхода триггера 68 через мультиплексор 69 на вход знака

45 операции сумматора-вычитателя, т.е. сумматор-еычитатель выполняет операцию В +

А, и ее результат в конце такта загружается в первый регистр 65 данных, В этом же такте осу.цествл яется п риращение величины К в первом регистре 78 числа итераций на величину j. Приращение осуществляется с помощью сумматора 81, на первый вход которого из регистра 77 числа пропускаемых итераций подается величина j, а на второй вход иэ первого регистра числа итераций 78 через мультиплексор g2 — величина К, Результат суммирования в конце такта по сигналу разрешения из поля P записывается е первый регистр числа итераций 78.

В последней третьей микрокоманде цикла устройство производит вычисление — (+)1 вЕличинь Qk+j = 0 + O+Qk2 ° ) . П ри этом величина 0k из второго регистра 66 данных через мультиплексор 72 поступает на вход А сумматора-вычитателя 76 и одновременно через мультиплексор 71 — на вход сдвигателя 73. На вход параметра сдвига сдвигателя с выхода первого регистра 78 числа итераций через мультиплексор 71 поступает величина -(k+j) и сдеигатель 73 производит сдвиг вправо на эту величину.

Таким образом на вход В сумматора-вычи-(+ ) теля 76 поступает величина Ок2 ). Знак операции в сумматоре-вычитателе определяется инверсным выходом триггера 68. В конце такта результат операции по сигналу разрешения из поля Е микрокоманды записывается в регистр 66.

После третьей микрокоманды цикла осуществляется переход на его на <апо. По достижении первым регистром 78 числа итераций значения равного или большего п осуществляется условный переход на последнии такт микропрограммы, е котором можно по выходу 16 устройства считать результат операции деления у/х, хранящейся во втором регистре 66 данных.

Рекуррентные соотношения для Bbl÷èñления функции )пх имеют следующий вид:

Zk+j=2jpk+ c(+(1+Zk 2-к);

Gk+j=Gk In (1+ и < 2

-(к+>)

1, 2 <0;

-1, Zk>0; где Zn = x-1;

0 о;

Zn=0;

0 = Inx.

Микропрограмма операции вычисления функции Inx почти полностью совпадает с предыдущей микропрограммой деления, 1705822

Несколько различаются лишь последние такты цикла обеих микропрограмм.

В третьей, последней, микрокоманде цикла микропрограммы вычисления логарифма производится вычисление величины

Qk+j = 0 - In(1+ вк 2, Для этого из второго регистра 66 данных считывается величина Qk и через мультиплексор 72 поступает на вход А сумматора-вычитателя 76. Из блока 70 констант считывается норма !и зованная константа 2" )!п(1+ щ 2 "ц) и через мультигюексор 71 поступает на вход сдвигателя 73. Сдвигатель производит денормализацию константы, т.е. сдвиг ее íà k+J разрядов вправо. Входами для выборки из блока 70 памяти констант служат: поле выбора функции регистра 86 микрокоманд(выход 39 блока 2), индекс итераций равный k+J из первого регистра 78 числа итераций и прямой выход триггера 68 знака. определяющий значение в!, B сумматоре-вычитателе 76 полем Т микрокоманды задается операция вычитания А-В, результат которой в конце такта заносится во второй регистр 66 данных. После этого осуществляется возврат на начало цикла.

Операция вычисления функции е в устройстве осуществляется в соответствии со следующими рекуррентными соотношениями:

Z>+j = 2 Zk — 2"+II„ I1 + r<2 " + I!

0к+!=0к+ a>k 0k 2

"Qk+.

sgA ak- sgA Zki где 2о = х-1;

Qo= 1,0, 2п — О, Qn-å . х

B первом такте микропрограммы вычисления функции е" производится установка начальных условий. 8 первый регистр 65 данных записывается 2,> = x, во второй регистр 66 данных — 00 = 1.0, регистры 77-79 числа итераций обнуляются. Во втором такте микропрограммы в регистр 77 числа пропускаемых итераций 77 иэ одноименного блока 80 записывается величина J, равная числу пропускаемых итераций, а триггер 68 знака устанавливается по содержимому старшего знакового разряда первого регистра 65 данных, Третий такт микропрограммы является первым тактом ее циклической части. В этой микропрограмме осуществляется суммирование k+j с помощью сумматора 81 и запись результатов в первый регистр 78 числа итераций.

Во второй микрокоманде цикла производится вычисление величины 2k+I = 2 Zk-!

2 !п(1+ о>к 2 ).

При этом величина Zk иэ первого регистра 65 данных через мультиплексор 71 поступает на вход сдвигателя 73, который сдвигает ее íà j разрядов влево с получением величины 2 Zk. Но >малиэованная константа 2 !п(1+ вк 2- ) считывается иэ блока 70 памяти констант и поступает на выход А сумматора-вычитателя 76. В сумматоре-вычитателе 76 задается операция вычитания В-А, результат которой в конце такта записывается в первый регистр 65 данных, В этом же такте производится анализ условия окончания цикла.

В третьей микрокоманде цикла произвоаится вычисление величины Qk+! = 0k +

+ вк0!2 " ) аналогичнотому, какэтоделается в третьей микрокоманде цикла микропрограммы деления, Кроме того, в этом >ке такте производится запись величины j в регистр

77 числа пропускаемых итераций и в в триггер 68 знака.

В последнем такте микропрограммы, в который микропрограмма выходит из цикла после того, как величина k станет равной или большей и, можно считать результат вычислений из второго регистра 66 данных по первому выходу 16 результата устройства.

Рассмотрим процесс вычисления в устройстве функции arctg у/х. Рекуррентные соотношения для нее имеют следующий вид;

Zk+! =- 2 Zk - é>k Wk !

Wk != Wk + В!,2!,2

0k+! = Qk + в!, агс(92 !!

sgn o>k = sgnZk, гдеZ,=у;

Wo- =х, Qo--0;

С4 = arctg у/х.

В первом такте микропрограммы производится установка начальных значений Z, О>, и И4 в регистры 65-67 данных, а также обнуление регистров 77-79 числа итераций.

Во втором такте по старшим разрядам Zo выбирается из блока 80 памяти пропускаемых итераций значение j и записывается в одноименный регистр 77. В этом >ке такте значение ак, соответствующее старшему разряду Zo, заносится в триггер 68.

Следующий третий такт микропрограммы является первым тактом ее циклической части. В этой микрокоманде производится вычисление величины 2k+I - 2!Zk -а Wk . С этой целью величина Zk из первого регистра

65 данных через мультиплексор 71 и сдвигатель 73 со сдвигом Ha J разрядов влево по1705822

55 ступает на вход В сумматора-вычитателя 76, на вход А которого из третьего регистра 67 данных поступает величина Wk. Знак операции в сумматоре-вычитателе 76 определяется инверсным выходом триггера 68 знака.

Результат операции в конце такта записывается в регистр 75 суммы. Одновременно с этим с помощью сумматора 81 производится вычисление величины 2k+j. Для этого величина j из регистра 77 числа пропускаемых итераций поступает на первый вход сумматора, а величина k из первого регистра 78 числа итераций со сдвигом на один разряд влево в мультиплексоре 82 поступает на второй вход этого же сумматора. Результат суммирования в конце такта заносится во второй регистр 79 числа итераций. В этом же такте анализируется значение индекса итераций k в первом регистре 78 числа итераций. При достижении или превышении им значения и микропрограммный цикл заканчивается и микропрограмма переходи к своему последнему такту, в котором результат счета по первому выходу 16 результата устройства может быть считан из второго регистра 66 данных.

Во второй микрокоманде цикла в соответствии с рекуррентными соотношениями производится вычисление величины

Wk+ ).— Wk + oaZk2 ° " При этом величина Zk подается на вход В сумматора-вычи.тателя 76 со сдвигом íà 2k+j разрядов вправо, а на вход А подается Р4 из третьего регистра 67 данных. Знак операции в сумматоре-вычитателе 76 определяется прямым выходом триггера 68, Результат с выхода сумматора-вычитателя в конце такта записывается в третий регистр 67 данных, Одновременно с этим содержимое регистра

75 суммы через мультиплексор 62 в конце такта переписывается в первый регистр 65 данных. В этом же такте с помощью сумматора 81 осуществляется приращение индекса итераций в первом регистре 78 числа итераций на величину j.

B третьей микрокоманде цикла вычисляется величина Ok+i = 0 + в arctg 2 (-(+))

Значение Qk поступает на вход А сумматора-вычитателя 76 из второго регистра 66 данных, нэ вход В сумматора-вычитателя поступает денормализовэнная сдвигателем

73 константа arctg2 ) из блока 70 памяти

-(k+)) констант. Знак операции определяется прямым выходом триггера 68. В конце такта результат операции записывается во второй регистр бб данных, а величина j из блока памяти 80 — в регистр числа 77 пропускаемых итераций, 5

Операция вычисления функций kgsln p, k>cosp в устройстве осуществляется в соответствии со следующими рекуррентными соотношениями:

Zk+l = 2)Zk- Ak 2 )arctg2 ("")

0k+i =0 Qk Wk 2 ());

Wk + )=Wk 0k2

sgn оА = sgnZk, где Ео =y;

Qo =-0:

Wp 1.0;

Z>=0;

Qn = -1в!п Р;

В4= Кд cos7.

Первые два такта данной микропрограммы аналогичным первым двум тактам микропрограммы вычисления арктангенса, В следующем, третьем, такте осуществляется приращение индекса итераций в первом регистре 78 числа итераций на величину j.

Четвертый такт является первым тактом циклической части микропрограммы, В данной микрокоманде производится вычисление величины Zk+j и запись ее в первый регистр 65 данных. В этом же такте анализируется значение индекса итераций, после чего следует продолжение цикла или выход из него. Во второй микрокоманде цикла производится вычисление 0 +) и сохранение ее в регистре 75 суммы. Кроме того, величина пропускаемых операций j записывается в регистр 77 числа пропускаемых итераций. В третьей микрокоманде цикла вычисляется величина Wk+i и записывается в третий регистр 67 данных, содержимое регистра 75 суммы переписывается.во второй регистр ббданных, осуществляется приращение индекса итераций в первом регистре 78 числа итераций и запись (ig в триггер 68.

После этого осуществляется возврат на начало цикла.

Гак как в конце цикла во втором регистре бб данных находится величина Qn = -kgsin гр, то в первой микрокоманде после цикла производится изменение знака Qï с помощью операции инверсии и прибавления входного переноса в сумматоре-вычитателе

76.

В последней микрокоманде результаты вычислений могут быть считаны по выходам устройства: kgsin rp из второго регистра 66 данных по первому выходу 16 результата

kgcos rp из третьего регистра 67 данных по второму выходу 17 результата устройства.

Учет коэффициента деформации вектора kg в полученных соотношениях может.быть проведен с помощью выполнения операции деления и получения функции tq p.

1705822

Учет коэффициента деформации вектора при вычислении синуса и косинуса может быть осуществлен и другим способом — при задании начальных значений и используя синхронный метод "цифра за цифрой". Ре- 5 куррентные соотношения для данного способа вычислений приведены ниже;

Ъ,+1= Ъ -(агсщ2:

Qk+1= Qk -(kWk 2

-k;

Wk+ 1 = Wk +gkQk2

sgn gk = sgnZk, k = 0,4,..., n-1, где 2о =p;

Qo -=0;

w0 =1Л(ц

Оп = -sill p

Wn=cosp

В первом такте микропрограммы производится установка начальных значений.

В первый регистр 65 данных записывается значение аргумента р, находящееся в диапазоне +т/2, во второй регистр 66 данных— ноль, в третий регистр 67данных — обратная величина коэффициента деформации вектора 1/ д, регистры числа итераций 77-79 обнуляются.

Второй такт микропрограммы является первым тактом ее циклической части, S этой микрокоманде значение Zk иэ первого регистра данных 65 через мультиплексор 71, 30 сдвигатель 73 и сумматор 76 пересылается в первый регистр 75 данных, Кроме того, значение к, соответствующее старшему знаковому разряду Zk, Запоминается в триггере 68 знака: анализируется значение ин- 35 декса итераций К, при достижении которым значения и происходит выход из цикла.

Во второй микрокоманде цикла производится вычисление величины Z(a+0 в соответствии с первым равенством в 40 рекуррентных соотношениях, При этом величина Zk поступает на вход А сумматоравычитателя 76 из первого регистра 75 данных. а нормализованная константа из блока 70 памяти денормализуется в сдвига- 45 теле 73 и поступает на вход В сумматора-вычитателя 76.

Во второй и третьей микрокомандах цикла в соответствии с вторым и третьим равенствами в рекуррентных соотношениях 50 вычисляются величины 0k+i, W +1, При этом значение 0k+1, полученные во второй микрокоманде. временно сохраняется в регистре 75 суммы и переписывается из него во второй регистр 66 данных в третьей мик- 55 рокоманде. Кроме того, в третьей микрокоманде с помощью сумматора 81 осуществляется приращение индекса итераций k на 1.

Последние два такта данной микрокоманды полностью идентичны последним-двум тактам предыдущей микропрограммы.

Формула изобретения

Устройство для вычисления функций, содержащее три регистра данных, первый регистр числа итераций, три мультиплексора промежуточных результатов, сдвигатель, сумматор-вычитатель, сумматор, блок памяти констант, блок памяти числа пропускаемых итераций и блок управления, причем выход первого регистра данных соединен с первым информационным входом первого мультиплексора промежуточных результатов. выход второго регистра данных — с вторым информационным входом первого мультиплексора промежуточных результатов, первым информационным входом второго мультиплексора промежуточных результатов и первым выходом результата устройства, выход третьего регистра данных соединен с третьим информационным входом первого мультиплексора промежуточных результатов, вторым информационным входом второго мул ьтиплексора промежуточных результатов и вторым выходом результата устройства, выход первого регистра числа итерации соединен с первым информационным входом третьего мультиплексора промежуточных результатов, выход которого соединен с входом величины сдвига сдвигателя, выход блока памяти констант соединен с четвертым информационным входом первого и третьим информационным входом второго мультиплексоров промежуточных результатов, выход первого мультиплексора промежуточных результатов — с информационным входом сдвигателя, выход сдвигателя и второго мультиплексора промежуточных результатов соединены соответственно с первым и вторым информационными входами сумматора-вычитателя, выходы старших разрядов первого регистра данных соединены с адресным входом блока памяти числа пропускаемых итераций, установочный вход устройства соединен с входом сброса первого регистра числа итераций, первый тактовый вход устройства соединен с сийхронизирующими входами регистров данных и первого регистра числа итерации, о т л и ч а ю щ е е с я тем, что, с целью упрощения, в него введены три мультиплексора входныхданных, мультиплексор знака, мультиплексор числа итерации, регистр суммы, регистр числа пропускаемых итераций. второй регистр числа итерации и триггер, причем входы операндов с первого по третий устройства соединены с первыми информационными входами соответственно первого, второго и третьего мультиплексоров входных данных, выходы которых

14

1705822

13 соединены с информационными входами соответственно первого, второго и третьего регистров данных, выход сумматора-вычитателя соединен с вторыми информационными входами первого, второго и третьего мультиплексоров входных данных и с информационным входом регистра суммы, выход которого соединен с четвертым информационным входом второго мультиплексора промежуточных результатов и третьими информационными входами первого и второго мультиплексоров входных данных, выход знакового разряда первого регистра данных соединен с информационным входом триггера, прямой и инверсный выходы которого соединены с первым и вторым информационными входами мультиплексора знака, выход которого соединен с входом знака операции сумматора-вычитателя, выход блока памяти числа пропускаемых итераций соединен с информационным входом регистра числа пропускаемых итераций, выход которого соединен с вторым информационным входом третьего мультиплексора промежуточных результатов и входом первого слагаемого сумматора, выход которого соединен с информационными входами первого и второго регистров числа пропускаемых итераций, выход первого регистра числа итераций соединен с первым адресным входом блока памяти констант, первым информационным входом мультиплексора числа итераций непосредственно и вторым информационным входом данного мультиплексора со сдвигом на один разряд в сторону старших разрядов, выход второго регистра числа итераций соединен с третьим информационным входом третьего мультиплексора промежуточных результатов, 5 выход старшего разряда первого регистра числа итерации соединен с входом анализа итераций блока управления, прямой выход триггера соединен с вторым адресным входом блока памяти констант, выход мульти10 плексора числа итераций соединен с входом второго слагаемого сумматора, установочный вход устройства — с входами сброса второго регистра числа итерации и регистра числа пропускаемых итераций и входом

15 сброса блока управления, тактовый вход ус- тройства - с синхронизирующими входами регистра суммы, второго регистра числа итерации, регистра числа пропускаемых итераций, управляющие входы мультиплек20 соров входных данных, промежуточных значений, числа итерации, третьи выходы блока памяти констант и мультиплексора знака соединены с соответствующими выходами блока управления, входы сумматора и кода

25 инструкции сумматора-вычитателя и синхронизирующий вход триггера соединены с соответствующими выходами блока управления, входы разрешения записи регистров данных, регистра суммы, первого и второго регистров

30 итерации соединены с соответствующими выходами блока управления, вход кода операции и тактовый вход которого соединены соответственно с входом кода операции и вторым тактовым входом устройства, 35

1705822

1705822

05f Ь7 5354 5556 575В5960 б1

22

Фигз

Составитель С,Куликов

Редактор Л,Пчолинская Техред M.Moðãåíòàë Корректор О.Ципле

Заказ 194 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб.; 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101