Устройство для контроля дешифратора

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля различных дешифраторов . Целью изобретения является упрощение устройства. Устройство содержит шифратор 1, элемент задержки 2, эле мент ИСКЛЮЧАЮЩЕЕ ИЛИ 3. интегратор 4, информационные входы 5 и 6 устройства для подключения к соответствующим информационным выходам контролируемого дешифратора, контрольный выход 7 устройства . При исправности контролируемого дешифратора 8 на контрольном выходе 7 устройства формируется последовательность импульсов с периодом Т m-r, где m - число выходов группы контролируемого дешифратора 8, а г , - время задержки в прохождении сигнала через шифратор 1 и контролируемый дешифратор 8. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 G 06 F 11/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4805969/24 (22) 15.01.90 (46) 15.01.92, Бюл. N. 2 (72) В.В,Голованов, Н.Н.Савич и В.М.Камышный (53) 681.3(088.8) (56) Авторское свидетельство СССР

N 1439595, кл. G 06 F 11/26, 1987.

Авторское свидетельство СССР

N. 1336012, кл. G 06 F 11/26, 1986, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРА (57} Изобретение относится к автоматике и .вычислительной технике и может быть использовано для контроля различных дешифраторов. Целью изобретения является

„„ Ж „„1705830 А1 упрощение устройства. Устройство содержит шифратор 1, элемент задержки 2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, интегратор

4, информационные входы 5 и 6 устройства для подключения к соответствующим информационным выходам контролируемого дешифратора, контрольный выход 7 устройства. При исправности контролируемого дешифратора 8 на контрольном выходе 7 устройства формируется последовательность импульсов с периодом Т = m z, где m — число выходов группы контролируемого дешифратора 8, à z, — время задержки в прохождении сигнала через шифратор 1 и контролируемый дешифратор 8. 1 ил.

1705830

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля различных дешифраторов.

Цель изобретения — упрощение устрой- 5 ства.

На чертеже представлена структурная схема устройства для контроля дешифратора, 10

Устройство содержит шифратор 1, элемент 2 задержки, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 3, интегратор 4. информационные входы

5 и 6 устройства для подключения к соответствующим информационным выходам контро- 15 лируемого дешифратора и контрольный выход 7 устройства.

Устройство работает следующим образом. 20

При исправном контролируемом дешифраторе 8 предположим, что в начальный момент времени его входы установлены в ноль. На выходе "0" дешифратора появится логическая единица, которая возбуждает 25 второй вход "1" шифратора. На его выходе появляется комбинация, соответствующая единице в двоичном коде, на выходе дешифратора пропадает логическая единица на выходе "0" и появляется на выходе "1", при 30 этом возбуждается вход "2" шифратора и т.д. Таким образом, в устройстве возникает автогенерация с периодом Т = m t,, где m— число выходов контролируемого дешифратора. а т,— время задержки прохождения 35, сигнала через шифратор и контролируемый дешифратор, Так как тдостаточно мало, то частота работы контролируемого дешифратора близка к максимальной, что соответствует наиболее тяжелому режиму работы, 40

Величина задержки элемента 2 задержки Т

= (m-1) х. Через это время после появления сигнала на первом выходе на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 присутствуют два единичных сигнала, так как через это 45 время появляется сигнал логической единицы. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3 остается в нулевом состоянии. Интегратор 4 служит для фильтрации выбросов на выходе элемента 3 из-за случайного кратковремен- 50 ного несовпадения сигналов на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и может представлять собой элемент ИЛИ с подключенным на входе конденсатором

При неисправном контролируемом дешифраторе 8 при наличии на его входе (выходе) константы поля на входе 5 устройства и через некоторое время на выходе 7 возникают последовательности сигналов с периодом То = (j+1) z, где j — номер неисправного выхода, а j+1 — входа. На входе 6 сохраняется логический ноль. При неисправности типа (константа ноля на "0" выходе дешифратора) генерация вообще не возникает, на входах 5 и 6 и выходе 7 устройства присутствует логический ноль. При такой же неисправности на последнем выходе на входе 6 имеется ноль, а на входе 5 и выходе 7 устройства — генерация с периодом Т. При неисправностях типа константа единицы, т.е. появлении двух и более единиц на выхо-. де дешифратора, частота генерации на входе 6 устройства увеличивается и на выходе

7 также появляется последовательность импульсов, Изобретение позволяет упростить устройство и сократить количество оборудования.

Формула изобретения

Устройство для контроля дешифратора, содержащее элемент задержки, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ и интегратор, причем выход элемента задержки соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход интегратора является контрольным выходом устройства, вход элемента задержки — первым информационным входом устройства для подключения к первому информационному выходу контролируемого дешифратора, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит шифратор, причем i-е информационные входы шифратора являются (i-1)-ми информационными входами устройства для подключения к (i-1)-м информационным выходам контролируемого дешифратора (2 5 l < m, где

m — число информационных выходов контролируемого дешифратора), первый информационный вход шифратора и второй вход элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к m-му информационному входу устройства для подключения к m-му информационному выходу контролируемого дешифратора, выход шифратора является информационным выходом устройства для подключения к информационному входу контролируемого дешифратора, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом интегратора,