Адресный формирователь

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в полупроводниковых запоминающих устройствах. Цель изобретения - повышение надежности в работе адресного формирователя. Формирователь содержит транзисторы 1, 2, 6. 7. 8, 10. 11, 12, 14. 15, резисторы 9, 13, источники 3, 16, 17, 18, 20 тока, адресный вход 4, нулевую шину 25, инвертирующий 19 и неинвертирующий 21 выходы, шины 5, 22, 23 источников опорного напряжения, шину 24 питания. Изобретение позволяет повысить надежность функционирования диодных дешифраторов адреса, которая выражается в повышении помехозащищенности устройства за счет того, что амплитуда сброся потенциала на невыбранных выходах дешифратора адреса по фронту импульса смены кода адреса уменьшается на 40-50 %. 2 ил. 23 л /-- w.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 11 С 8/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Л. (21) 4709136/24 (22) 26,06,89 (46) 15,01,92. Бюл. ¹ 2 (71) Научно-исследовательский институт многопроцессорных вычислительных систем при Таганрогском радиотехническом институте им, В, Д. Калмыкова (72) П. А. Землянухин (53) 681.327.6(088.8) (56) Валиев К. А. Орликовский А. А. Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах,—

М.: Сов, радио, 1979, рис. 8.6, рис. 254.

Там же, рис. 7.15, рис. 222. (54) АДРЕСНЫЙ ФОРМИРОВАТЕЛЬ (57) Изобретение относится к автоматике и вычислительной технике и может быть ис„,!ЖÄÄ 1705868 пользовано в полупроводниковых запоминающих устройствах. Цель изобретения— повышение надежности в работе адресного формирователя, Формирователь содержит транзисторы 1, 2, 6, 7, 8, 10, 11, 12, 14, 15, резисторы 9, 13, источники 3, 16, 17, 18, 20 тока, адресный вход 4, нулевую шину 25, инвертирующий 19 и неинвертирующий 21 выходы, шины 5, 22, 23 источников опорного напряжения, шину 24 питания. Изобретение позволяет повысить надежность функционирования диодн ых дешифрэторсв адреса, которая выражается в повышении помехозащищенности устройства за счет того, что амплитуда сброся потенциала на невыбранных выходах дешнфратора адреса по фронту импульса смены кода адреса уменьшается на 40-50,. 2 ил.

1705868

Изобретение относится к автоматике и вычислительной технике и может быть использовано в полупроводниковых запоминающих устройствах, Цель изобретения — повышение надежности работы адресного инвертора.

На фиг. 1 приведена схема адресного инвертора; на фиг. 2 — графики, поясняющие его работу, На фиг, 1 приняты следующие обозначения: первый 1 и второй 2 переключающие транзисторы, источники 3 гока первого типа, адресный вход 4 устройства, шина 5 первого источника опорного напряжения, первый транзистор б связи, шестсй переключающий транзистор 7. первый опорный транзистор 8, первый резистор 9, второй транзистор 10 связи, третий 11 и второй 12 опорные транзисторы, второй резистор 13, четвертый 14, пятый 15 переключающие транзисторы, первый 16 и второй 17 источники тока третьего типа, источник 18 тока второго типа, инвертирующий выход 19 устройства, второй источник 20 тока первого типа, неинвертирующий выход 21 устройства, шина 22 второго источника опорного напряжения, шина 23 третьего источника опорного напряжения, шина 24 источника напряжения питания, нулевая шина 25.

Адресный формирователь работает следующим образом, Принимают, что в исходном состоянии к базе первого транзистора 1 приложен низкий уровень потенциала

ЛО - Вх.низ Е 1 где E> — величина напряжения первого источника опорного напряжения 5;

Л13 — логический перепад входного, выходного и внутренних потенциалов.

При этом распределение токов и потенциалов в схеме будет следующим. Ток источника 3 тока первого типа, замыкаясь в эмиттер транзистора 2, появится в цепи коллектора этого транзистора и обеспечит падения напряжения (ЛО) на резисторе 13.

Это приводит к низкому уровню потенциалов на неинвертирующем выходе 21 устройства и базе транзистора 7; бабьи.низ = Ел - Л0 - Vo, где Еп — величина напряжения источника питания;

Vo -падение напряжения на прямосмещенном р-и-переходе база-эмиттер транзистора, На инвертирующем выходе 19 и базе транзистора 11 установится высокий потен циал:

08ых.выс. - En - Vo.

Но тогда, с учетом того, что величина выходного потенциала второго источника опорного напряжения 22 равна:

Л0

Е2 Еп - Vo - — —, 2 ток первого источника 16 тока третьего типа замкнется в эмиттер транзистора 11 и в дальнейшем будет протекать в узел соединения коллекторов 2 и 11, базы 10, эмиттера

12 транзисторов и первого вывода резистора 13, при этом в большинстве своем этот ток замкнется в эмиттер транзистора 12 и в последующем в шину 24 источника напряжения питания, Ток второго источника 17 тока третьего типа, проходя через транзистор 15 замкнется в шину 24 источника напряжения питания. По своей величине токи источника 3 тока первого типа и источников

16 и 17 тока третьего чипа должны удовлетворять соотношению:

ЛО

R где и — величина первого 9 и второго 13 резисторов, Тогда имеем, что в статическом режиме в узле подключения первого вывода резистсра 13 втекает ток по величине, вдвое превышаюший тот ток, который нужен для обеспечения Л0. Транзисторы 8 и 12 предназначены для фиксации требуемой величины U i> низ на выходах 19, 21 схемы, при этом величина выходного потенциала третьего источника опорного напряжения 23 равна:

Ез= Ер+Vo ЛО.

При поступлении адресного сигнала на вхсд 4 адресного формирователя (возрастание напряжения адресного сигнала) распределения токов и потенциалов в схеме будет происходить в следующем порядке, При достижении входного сигнала уровня выходного потенциала первого источника 5 опорного напряжения (т на фиг. 2) ток источника 3 тока первого тлпа начнет переключаться в эмиттер транзистора 1 и в последующем через коллектор этого трэнзистора замыкаться в резистор 9, обеспечивая падение напряжения на нем.

Соответственно начнется снижение потенциала на инвертирующем выходе 19 устройства, где перезаряд больших паразитных емкостей информационной шины дешифратора адреса будет осуществляться первым источником 18 тока второго типа. Потенциал же узла подключения первого вывода резистора 13 пока остается неизменным, за счет того, что отключение тока источника 3 тока первого чипа от этого узла компенсируется

1705868 током первого источника 16 тока третьего типа, т.е, потенциал узла подключения первого вывода резистора 13 сохраняется низким (Uevx.íèe), а потенциал узла подключения первого вывода резистора 9 5 снижается, и толькО при t = tz, когда потенциал этого узла достигнет уровня потенциала второго источника опорного напряжения

22, ток первого источника 16 тока третьего типа с транзистора 11 начнет переключать- 10 ся на транзистор 14 и соответственно в шину 24 источника напряжения питания, Соответственно, при с- tz начинается повышение потенциала в узле подключения первого вывода резистора 13 и соответственно 15 на неинвертирующем выходе 21 устройства.

При достижении этим потенциалом уровня потенциала второго источника опорного напряжения 22 ток второго источника 17 третьего типа переключится через транзи- 20 стор 7 в узел подключения первого вывода резистора 9. При смене кода адреса (при снижении потенциала на входе устройства

4) произойдет новое перераспределение потенциалов и токов в схеме, но их перерас- 25 пределение соответствует рассмотренному выше. Таким образом, два токовых переключателя, выполненные на транзисторах

11 и 14, 15 и 7, обеспечивают временную задержку между сигналами, подаваемыми 30 на две парафаэно управляемые информационные шины дешифратора адреса. Это позволяет, сохраняя неизменным низкий потенциал на одной шине, снизить до велики 35 чины 2 0oteHLtHB BTQPQA UJMHbf, Формула изобретения

Адресный формирователь, содержащий первый и второй переключающие транзи- 40 сторы, первый и второй транзисторы связи, первый и второй резисторы, источник тока первого типа, первый и второй источники тока второго типа, эмиттеры первого и второго переключающих транзисторов соеди- 45 нены с первым выводом тока первого типа, база первого переключающего транзистора является адресным входом устройства, база второго переключающего транзистора соединена с шиной первого источника опорно- 50 го напряжения, коллекторы первого и второго переключающих транзисторов соединены с первыми выводами первого и второго резисторов и базами первого и второго транзисторов связи соответственно, вторые выводы первого и второго резисторов соединены с коллекторами первого и второго транзисторов связи и с шиной источника напряжения питания, эмиттеры первого и второго транзисторов связи — с первыми выводами соответственно первого и второго источников тока второго типа и являются инвертирующим и неинвертирующими выходами формирователя, второй выход источника тока первого типа соединен с вторыми выводами первого и второго источников тока второго типа и с нулевой шиной, о т л ич а ю шийся тем, что, с целью повышения надежности в работе адресного формирователя, в него введены с третьего по шестой переключающие транзисторы, первый и второй опорные транзисторы и первый и второй источники тока третьего типа, эмиттеры третьего и четвертого, пятого и шестого переключающих транзисторов соединены с первыми выводами первого и второго источника тока третьего типа соответственно, базы третьего и шестого переключающих транзисторов — с инвертирующим и неинвертирующим выходами формирователя соответственно, базы четвертого и пятого переключающих транзисторов — с шиной второго источника опорного напряжения, коллектор шестого переключающего транзистора — c змиттером первого опорного транзистора, с коллектором первого переключающего транзистора, с базой первого транзистора связи, с первым выводом первого резистора, коллектор третьего переключающего транзистора — с эмиттером второго спорного транзистора, с коллектором второго переключающего транзистора, базой второго транзистора связи и первым выводом второго резистора, коллекторы четвертого и пятого переключающих транзисторов, первого и второго опорных транзисторов— с шиной источника напряжения питания, база первого опорного транзисторе соединвна с базой второго опорного транзистора и с шиной третьего источника опорного напряжения, вторые выводы первого и второго источников тока третьего типа — с нулевой шиной.

1705868

ls1

Ха аъ 43

Фиг. 2

Составитель Ю. Сычев

Редактор Н. Киштулинец Техред M.Ìîðãåíòàë Корректор С Шевкун

Заказ 196 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101