Устройство для контроля оперативных накопителей
Изобретение относится к вычислительной технике и может быть использовано при контроле полупроводниковых оперативных запоминающих устройста динамического типа. Устройство подключается к ОЗУ 1 и содержит счетчик 2, дешифратор 3, элемент И4, элемент 5 задержки, первый триггер 6, первый мультиплексор 7, коммутатор 8, второй мультиплексор 9, генератор 10 псевдослучайных последовательностей, сумматор 11 по модулю два, анализатор кодов 16, генератор 17 импульсов, элемент ИЛИ 19, элемент НЕ 20, второй триггер 21, сумматор 22 по модулю два, одновибратор 23. В устройстве предусмотрена возможность задания любого начального состояния генератора псевдослучайных последовательностей импульсов, что позволяет проводить тестирование ОЗУ в условиях ее работы максимально приближенных к реальным, что повышает достоверность контроля и надежность устройства. 3 ил. с L ч о ел 00 х|
СОЮЗ COBEòCÊÈÕ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (si>s G 11 С 29/00
ГОСУДАРСТ BEННЫИ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (х—
Е -) 5 Ф
15r
ir5r i- /Р i (21) 4691924/24 (22) 16.05.89 (46) 15.01.92, Бюл. М 2 (71) Научно-производственное обьединение
"И САРИ" (72) Г. 10, Манукян и С. А, Мкртычян (53) 681,327.6(008.8) (56) Устройство для контроля микросхем
03У. — Электронная промышленность, 1975, М 8, с, 78-82, Авторское свидетельство СССР
М 947913, кл, G 11 С 29/00. 1980, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАТИВНЫХ НАКОПИТЕЛЕЙ (57) Изобретение относится к вычислительной технике и может быть использовано при контроле полупроводниковых оперативных запоминающих устройств динамического
„„5U, „1 705874 типа, Устройство подключается к ОЗУ 1 и содержит счетчик 2, дешифратор 3, элемент
И4, элемент 5 задержки, первый триггер 6, первый мультиплексор 7, коммутатор 8, второй мультиплексор 9, генератор 10 псевдослучайных последовательностей, сумматор
11 по модулю два, анализагор кодов 16, генератор 17 импульсов, элемент ИЛИ 19, элемент НЕ 20, второй триггер 21, сумматор 22 по модулю два, одновибратор?3. В устройстве предусмотрена возможность задания любого начального состояния генератора псевдослучайных последовательностей импульсов, что позволяет проводи-.ь тес1 рование ОЗУ в услоьиях ее работы максимально приближенных к реальным, что повышает достоверность ко, т„оля и надежность ус1ройс1ва, 3 ил.
1705874
40
Изобретение относится к области вычислительной техники и может быть использовано при контроле полупроводниковых оперативных запоминающих устройств (ОЗУ) динамического типа, Цель изобретения — повышение достоверности контроля.
Нэ фиг. 1 приведена структурная схема устройства; на фиг, 2- временные диаграммы работы устройства в режиме контроля; на фиг. 3 — вариант -.: 3, элемент И 4, зле".Внт 5 задор>кки, первый триггер 6, первый мульти11лексор 7, кг м.лутатОр 8, ВтОрОй МуЛьГИПЛЕКСОр 9, ГЕНЕратОр 10 псевдослучайных последовательностей, состояние каждого из К выходов которого BO время генерации подчинено псевдослучайному закону с периодом P == 2"-1, первый сумматор 11 по модулю Два, первую группу вхоДов 121, 122„„, 12к УстРойства, втоРУю Группу ВХОДОВ 131, 132, .„13m ВХОД 14 и третью группу Входов 151, 1 ",,, 151 устройства, анализ тор 16 кодов, ге1.еГ1атор 17 импульсоо. чход 18 запуска устройства. элемент ИЛИ 19, элемент HF 20, второй триггер 21, BTopQA сумматор 22 по модугно два, одновибратор 23, На временной диаграмме (фиг. 2) обозначены импульсы 24 с первого выхода генератора 17, разряд "0 (25) счетчика 2, разрчд "1" (26) счетчика 2, сигнал RAS?7, сигнал СА8 28, статус "3" (?9) дешифратора 3, сигнал 30 управления первого мультиплексора 7 на управляющем входе Х, сигнал 3 Ir второго выхода генератора 17 импульсов, сигнал 32 запуска с входа 18 устройства, сигнал 33 с инверсного выхода второго триггера 21. Сигнал 34 с выхода одновибратора 23, сигнал 35 нэ первом упоавляющем входе анализатор:.:16 кодов, сигналы с выходов генератора 10, поступающие на адресные входы ОЗУ 1, обозначены г озициями 36-39, сигналы с выхода генератора 10, псступа Ощие на информационные входы ОЗУ 1, обозначены позицией 40, сигналь 41 с вь1хода первого суммагора 1 I го .. Одулю два, сигналы 42 с последнего К-го выхода генератора 10 псевдослучайных 1ослед эвэтел ьностей импульсов, Генератор 10 псевдослучайн1лх последовательностей имиульсоа (фи1. 3) содержит регистр 43 сдвига и сумматор пс модулю два 44. Устройство,.аботает в режиме ко«триля и в режиме запи,;и первоначального фона в СЗУ следующим образом. При проведении режима контроля на входе 14 устройства должен быть уровень "0", что обеспечивает подключение через второй мультиплексор 9 соответствующих Вь1ходов генератора 10 псевдослучайной последоьательности импульсов и выхода первого сумматооа 11 по модулю два и поступление последних через коммутатор 8 нэ информационные входы и на вход "Чтение/ запись" ОЗУ 1 соответственно, 1-!а первой группе Входов устройства 121, 122,..., 12к присутствует voäîRà.1 комбинация начального состояния генерэтора 10, э на входах 151, 152,.„, 151 устройства — кодовая комбинация эталонной сигнатуры (заВисит от начального состояния генератора 10), поступающая v анализатор 16 кодов, Для обеспечения полноты контроля ОЗУ 1 в устройстве осуществляется два цикла тестирования (генератор 10 дважды генерирует псевдослучайную последовательность импульсов максимальной длины, причем в первом цикле сигналы "Чтение/запись" с соответствующего выхода генератора 10 через первый сумматор 11 по модулю два и коммутатор 8 поступа1от в 03У в прямам ("0" на втором входе сумматора 11), а во Втором цикле в инверсном Виде ("1" на втооом входе сумматора 11). Работа генератора 10 основана на изменении состояния разрядов регистра 43 сдвига (в данном генераторе используется регистр сдвига с возможностью параллельной записи) под воздейств1et1 управляющи.к импульсов, По переднему фронту сигнала 32 "Пуск" (с входа 18 устройства) происходит запись в генератор 10 псевдослучайной последовательности импульсов, кодовой комбинации его начального состояния входов 121 122,...12;, устройства. Первый и второй триггеры (6 и 21) устанавливаются соотве1ственно в нулевое и е. иничное сос.гояние передним фронтом инвергированHQI сигнала "Пуск". Генератор 17 импульсов запускается задним фронтом сигнала Т!уск" с входа 18 устроистяа и начинает формировать импульсы 24, число которых равно — N = 4(2 -1), Двоичный счетчик 2, работая в режиме непрерывного пересчета, с помощью выходОВ раэрядОв "0" (25) и "1" (26) и двОичнОгО дешифратора 3 Вь рабатывает следующие друг за другом си1налы дешифрируемых статусов 0", "i", "2 . 3", длительностью каждый по периоду тактового импульса, имеющих ак1ивное нулевое значение. Два из этих cvr»алов — статус "1" и статус "2" обьединяются элементном И 4, формируя СИГНЭ:1 дВОйНОй Шир:1, ИМЕЮщИй таКжЕ 1705874 активное нулевое значение и используемый в качестве сигнала первого разрешения выборки RAS (27). Выход статуса "2" дешифратора 3 используется в качестве сигнала второго разрешения выборки ГАЗ (28) ОЗУ 1. Сигналы адреса подаются в ОЗУ 1 от генератора 10 псевдослучайных последовательностей через мультиплексор 7, который коммутирует во времени последовательно две половины адресных сигналов. Младшая (условно) половина адресных линий передается на выход мультиплексора 7 и, следовательно, на адресные входы (A1,..., An/2) ОЗУ 1 при нулевом значении управляющего входа мультиплексора 7. а старшая половина— при единичном значении. Прием адресных частей в ОЗУ 1 осуществляется по спаду сигнала RAS (младшая половина адреса). Для реализации мультиплексирования адресов используется триггер 6, который по окончании сигнала CAS фронтом последнего устанавливается всегда в нулевое состояние по счетному входу, Поскольку прямой выход триггера 6 соединен с управляющим входом мультиплексора 7, то сразу по завершении определенной операции на выходе мультиплексора 7 устанавливается младшая половина адреса. которая и принимается спадом сигнала RAS следующей операции, По спаду сигнала CAS осуществляется прием сгаршей половины адресных линий в ОЗУ 1. Выход статуса "3" (29) дешифратора 3 используется в качестве сигналов. обеспечивающих смену состояний (по псевдослучайному закону с периодом Р=2"-1) выходов генератора 10 псевдослучайных последовательностей (сдвиг информации в регистре 43 генератора 10 происходит по переднему фронту — перепад с уровня "1" в уровень "0". Указанные сигналы поступают в ОЗУ 1 через коммутатор 8, представляющий интерфейсную коммутационную матрицу. Выходы ОЗУ 1 подаются на информационные входы используемого в качестве регистратора выходных реакций анализатора 16 кодов представляющего собой сигнатурный анализатор. Сигнал 35 поступают на первый управляющий вход анализатора 16 кодов через коммутатор 8 с выхода второго сумматора 22 по модулю два. На второй управляющий вход анализатора 16 поступают импульсы с первого выхода генератора 17. Использование сигнатурного анализатора обеспечивает контроль выходных реакций при всех возможных состояниях таблицы истинности тестируемой ОЗУ 1, а именно при запрете "Чтение",при запрете "Запись", при разрешении "Запись" и при "Чтение". По окончании последнего импульса с выхода генератора 17 с его второго выхода поступает импул ьс признака о конча ни я 31, поступление которого на счетный вход вто5 рого триггера 21 при наличии на его входе потенциала "0" перебрасывает его в нулевое состояние (передним фронтом импульса), Перепад с "0" в "1" (инверсный выход триггера) (33), поступая на вход одновибра10 тора, обеспечивает появление на выходе последнего импул ьса 34 с активным единичным уровнем. Задним фронтом импульса 34 одновибратора 23 через элемент ИЛИ19 осуществ15 ляется повторный запуск генератора 17 импульсов и начинается второй цикл тестирования ОЗУ 1, аналогичный описанному, за исключением того, что на вход "Чтение/запись" (41) ОЗУ поступает через сумматор 11 20 по модулю два инвертированные сигналы псевдослучайной последовательности с соответствующего выхода генератора. Последнее обеспечивается сигналом "1" (с выхода триггера 21) на втором входе перво25 го сумматора 11 по модулю два, По окончании второго цикла тестирования с второго выхода генератора 17 также появляется импульс приз. ака окончания, что однако не вызывает переброса триггера 30 21 (предыдущее состояние нулевое) и соответственно отсутствует импульс с выхода одновибратора 23. Сигнал 35, появляющийся на выходе второго сумматора 22 по модулю два, в мо35 мент окончания второго цикла тестирования поступает через коммутатор 8 на первый управляющий вход анализатора 16 кодов и обеспечивает фик,ацию си натуры контроля, сравнение ее с э -алонной и реги40 страцию результатоэ контроля, Появление этого сигнала 35 определяется различным состоянием входов сумматора 22, Для наглядности временных диаграмм 45 работы устройство условно считаем, что ОЗУ 1 имеет адресных входов п = 4, число информационных разрядов m = 1, Соответственно число выходов генератора 10 (разрядность регистра сдвига 43) определяем 50 как К = 6, Причем условно считаем. что первый и второй выходы генератора 10 составляют младшую половину адреса (36 и 37 позиция временной диаграммы соответственно), третий и четвертый — старшую поло55 вину адреса 38 и 39, пятый выход генератора 10 является информационным входом ОЗУ (40), шестой выход генератора 10 предназначен для стимуляции входа "Чтение/запись" ОЗУ 1 (на диаграмме позиция 41 — выход сумматора 11 по модулю 1705874 55 два), а седьмой — последний К-й выход 42 генератора 10. Помимо основного режима контроля в устройстве предусмотрена возможностью записи в ОЗУ произвольного (любого) первоначального фона, что существенно усложняет тест и повышает достоверность контроля. При проведении записи первоначального фона на входе 14 устройства должен иметь место уровень "1", что обеспечивает прохождение через второй мультиплексор 9 сигналов с второй группы входов 131, 132,...13П устройства и входа мультиплексора 9, подключенного к шине нулевого потенциала, и дальнейшее поступление последних через коммутатор 8 на информационные входы и на вход "Чтение/запись" ОЗУ 1 соответственно. Таким образом, присутствующая на входах 131, 132,...13п кодовая комбинация фона записывается в 03У (после запуска устройства) по всем адресам, изменяющимся по псевдослучайному закону, аналогично описанному. Запись фона обеспечивает потенциал "0", присутствующий на входе "Чтение/запись". Заметим, что помимо основной функции — ввода первоначального фона в ОЗУ одновременно происходит и дополнительный контроль по записи, что возможно благодаря использованию сигнатурного анализатора. Формула и э обре тени я Устройство для контроля оперативных накопителей, содержащее счетчик, первый мультиплексор, дешифратор, анализатор кодов, первый триггер, элемент задержки. элемент И, выходы первого мультиплексора являются адресными выходами устройства, управляющий вход первого мультиплексора соединен с прямым выходом первого триггера, вход установки в единичное состояние которого соединен с выходом элемента задержки, выход счетчика соединен с входами дешифратора, первый выход которого соединен с входом элемента задержки и с ïåðвым входом элемента И, выход которого является выходом сигнала выборки строки устройства, второй выход дешифратора соедин@нсвторымвходомэлементаИ и с входом синхрониэации первого триггера и является выходом выборки столбца устройства, информационные входы анализатора кодов являются информационными входами устройства, о т л и ч а ю щ е е с я тем, что, с 30 целью повышения достоверности контроля, в устройство введены второй триггер, первый и второй сумматоры по модулю два, элемент НЕ, элемент ИЛИ, одновибратор, генератор псевдослучайной последовательности, генератор импульсов, второй мультиплексор, информационные входы первой группы которого соединены с соответствующими выходами третьей группы генератора псевдослучайной последовательности, выход первого сумматора по модулю два соединен со старшим разрядом информационных входов первой группы второго мультиплексора, управляющий вход второго мультиплексора является первым входом задания режима устройства, выход второго мультиплексора являются информационными выходами устройства, установочные входы анализатора кодов являются одноименными входами устройства, первый управляющий вход анализатора кодов соединен с выходом второго сумматора по модулю два, второй управляющий вход анализатора кодов соединен с первым выходом генератора импульсов и с входом синхронизации счетчика, вход записи генератора псевдослучайнои последовательности соединен с первым входом элемента ИЛИ и с входом элемента HF и является вторым входом задания режима устройства, выход элемента HE соединен с входом установки в нулевое состояние первого триггера и с входом установки в единичное состояние второго триггера, вход синхронизации которого соединен с первым входом второго сумматора по модулю два и с вторым выходом генератора импульсов, вход которого соединен с выходом элемента ИЛИ, второй вход которого соединен с выходом одновибратора и с вторым входом второго сумматора по модулю два, инверсный выход второго триггера соединен с входом одновибратора и с вторым входом первого сумматора по модулю два, третий выход дешифратора соединен с входом синхронизации генератора псевдослучайной последовательности, выходы первой группы генератора псевдослучайной последовательности соединены с информационными входами первой группы первого мультиплексора, выходы второй группы генератора псевдослучайной последовательности соединены с информационными входами второй группы первого мультиплексора, выход старшего разряда второго мультиплексора является выходом эаписичтения устройства, 1705874.ЛЛ ГU1ELf 25 — - г — zy 2о 2г г — г Д/ Л т2 — л 54 т .гБ- Л 38 Г =1 Я бд г т И Г Составитель К).Сь,чев o à ".д < " Ло,lr нтал Редактор О. Спесивых Корректор T. Павии Производственно-издательсьи. омбинэт "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 196 Тира.+ Подписное ВНИИПИ Государственного ком тета по изобретениям и открытиям при ГКНТ СССР 1130:35 Ь1ос- нл;К-35. Раушская наб.. 4/5
