Устройство для умножения двоичных чисел

 

Изобретение относится к вычислительной технике и может быть использовано для выполнения арифметических действий. Цель изобретения - повышение производительности устройства. Устройство содержит первый триггер 1 и регистр 4 множителя, а также регистр 3 множимого, через которые продвигаются сомножители, второй триггер 2, делящим входную частоту пополам для управления регистрами 3 и 4, элементы И 5 первой группы, формирующие последовательности конъюнкций разрядов сомножителей , блок 7 управления, обеспечивающий обнуление на элементах И 6 второй группы конъюнкций разрядов сомножителей из смежных пар, и блок 8 сложения, складывающий конъюнкции с одинаковыми весовыми функциями с учетом переносов, полученных на предыдущих тактах. Устройство обрабатывает непрерывный поток пар сомножителей, за счет чего достигается высокая производительность. 4 ил. . . сл С

. СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 7/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4808558/24 (22) 14.02.90 (46) 07.02,92, Бюл, N 5 (71) Специальное проектно-конструкторское бюро "Дискрет" Одесского политехнического института (72) А,В.Дрозд, В.П.Карпенко, В.Н,Лацин, В.А:Минченко и Е.Л.Полин (53) 681.325(088.8) (56) Авторское свидетельство СССР

N. 441563, кл. G 06 F 7/44, 1972, Авторское свидетельство СССР

N 1587498, кл, G Об F 7/52, 28.03.89. (54)УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВОИЧНЫХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано для выполнения арифметических действий. Ы 1711152 А1

Цель изобретения — повышение производительности устройства. Устройство содержит первый триггер 1 и регистр 4 множителя, а также регистр 3 множимого, через которые продвигаются сомножители, второй триггер

2, делящий входную частоту пополам для управления регистрами 3 и 4, элементы И 5 первой группы, формирующие последовательности конъюнкций разрядов сомножителей, блок 7 управления. обеспечивающий обнуление на элементах И 6 второй группы конъюнкций разрядов сомножителей из смежных пар, и блок 8 сложения, складывающий конъюнкции с одинаковыми весовыми функциями с учетом переносов, полученных на предыдущих тактах. Устройство обрабатывает непрерывный поток пар сомножителей, за счет чего достигается высокая производительность. 4 ил.

1711152

10

20

35

50

Изобретение относится к вычислительной технике и может быть использовано для выполнения арифметических действий.

Известно устройство для умножения чисел, содержащее регистры множимого и множителя, первый и второй блоки множительных устройств блок накопления частотных произведений.

Недостатком устройства является его низкая производительность.

Известно устройство для умножения двоичных чисел, содержащее первый и второй триггеры, регистры множимого и множителя, первую группу элементов И и блок сложения, причем информационный вход первого триггера соединен с входом мно.жителя устройства, вход множимого которого соединен с информационным входом регистра множимого, разрядные выходы которого соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с соответствующими информационными входами блока сложения, выход которого соединен с выходом результата устройства, информационный вход регистра множителя соединен с выхо-. дом первого триггера, счетный вход второго триггера соединен с тактовым входом устройства и синхровходом блока сложения, вход сброса которого соединен с входами сброса устройства, регистров множимого и множителя, первого и второго триггеров, вход сдвига регистра множителя соединен с инверсным выходом второго триггера, прямой выход которого соединен с синхровходом первого триггера, входом сдвига.регистра множимого и тактовым выходом устройства, разрядные выходы регистра множителя соединены с вторь ми входами соответствующих элементов И группы.

Недостатком устройства является его низкая производительность.

Цель изобретения — повышение производительности устройства, Указанная цель достигается тем. что в устройство для умножения двоичных чисел, содержащее первый и второй триггеры, регистры множимого и множителя, первую группу элементов И и блок сложения, причем тактовый вход устройства подключен к счетному входу второго триггера и синхровходу блока сложения, вход сброса устройства соединен с входами сброса первого и второго триггеров, входами сброса регистров множимого и множителя и входом сброса блока сложения, входы множимого и множителя устройства подключены к информационным входам соответственно регистра множимого и первого триггера, выход которого соединен с информационным входом регистра множителя, а синхровход объединен с входом сдвига регистра множимого, является тактовым выходом устройства и подключен к прямому выходу второго триггера, инверсный выход которого соединен с входом сдвига регистра множителя, разрядные выходы регистров множимого и множителя подключены соответственно к первым и вторым входам соответствующих элементов И первой группы, выход блока сложения является выходом устройства, введены блок управления и вторая группа элементов И, первые входы которых подключены к выходам соответствующих элементов И первой группы, вторые входы соединены с соответствующими выходами блока управления, а. выходы подключены к соответствующим входам блока сложения. синхровход и вход сброса которого обьединены соответственно с синхровходом и входом сброса блока управления.

На фиг.1 показана схема устройства; на фиг.2 — временные диаграммы, иллюстрирующие функционирование устройства при умножении восьмиразрядных двоичных чисел, поступающих на входы устройства в последовательном коде непрерывным потоком; на фиг,3 — схема блока управления; на фиг.4 — схема блока сложения.

Устройство содержит первый 1 и второй

2 триггеры, регистры множимого 3 и множителя 4, элементы И 5.1, 5.2, ..., 5.8 первой группы и элементы 6,1, 6.2, ..., 6.8 второй группы, блок 7 управления, блок 8 сложения, входы множимого 9 и множителя 10 устройства, тактовый вход 11 устройства, вход 12 сброса устройства, выход 13 результата устройства и тактовый выход 14 устройства, причем тактовый вход 11 устройства подключен к счетному входу второго триггера 2. синхровходу блока 7 управления и синхровходу блока 8 сложения, вход 12 сброса устройства соединен с входами сброса первого 1 и второго 2 триггеров, регистров множимого 3 и множителя 4, входом сброса блока 7 управления и входом сброса блока 8 сложения, входы множимого 9 и множителя 10 устройства подключены к информационным входам регистра 3 множимого и первого триггера

1, выход которого соединен с информационным входом регистра 4 множителя, а синхровход объединен с входом сдвига регистра 3 множимого, является тактовым выходом 14 устройства и подключен к прямому выходу второго триггера 2, инверсный выход которого соединен .с входом сдвига регистра 4 множителя разрядные выходы регистров множимого 3 и множителя 4

1711152 подключены соответственно к первым и вторым входам соответствующих элементов И 5.1-5.8 первой группы, выходы которых подключены к первым входам соответствующих элементов И 6.1 —,6.8 второй группы, вторые входы которых соединены с. соответствующими выходами блока 7 управления, выходы элементов И

6.1-6.8 соединены с соответствующими информационными входами блока 8 сложения, выход которого является выходом 13 результата устройства.

Блок 7 управления 7 (фиг.3) содержит триггер 15, реверсивный сдвигoBblA регистр

16 и группу элементов НЕ 17.

Елок 8 сложения (фиг.4) содержит многовходовый одноразрядный сумматор 18 и регистры 19.1 — 19.3 группы.

Устройство работает следующим образом.

На вход 12 сброса устройства поступает импульс, определяющий начало работы.

Этот импульс сбрасывает в нуль триггеры 1 и 2, регистры 3 и 4, блок 7 управления (е -о реверсивный сдвигсвый регистр 16) и регистры 19.1-19.3 блока 8 сложения. На тактовый вход 11 устройства поступают синхроимпульсы СИ 1 типа меандра, тактирующие работу устройства. Они подаются на счетный вход триггера 2. который на прямом и инверсном выходах формирует соответственно прямое и инверсное значения синхросигналов СИ 2 (фиг.2), а также на синхровходы блоков управления 7 и сложения 8. Прямое значение синхросигналов СИ 2 выдается на тактовый выход 14 устройства для синхронизации приема сомножителей. На входы 9 и 10 множимого и множителя с частотой следования синхроимпульсов СИ 2 поступают в последовательном коде разряды (начиная с первого, младшего) множимога и множителя соответственно. Причем вслед за разрядами первой пары сомножителей без паузы аналогично поступают разряды последующих пар сомножителей, образуя их непрерывный поток.

Под действием синхроимпульсов СИ 2„ поступающих на вход сдвига регистра 3 множимого, разряды множимого продвигаются в каждом такте в регистре 3 множимо.го на одну позицию в сторону старших разрядов. Разряды множителя вдвигаются в регистр 4 множителя через триггер 1, в который разряды записываются по синхросигналам СИ 2, а в регистр 4 множителя вдвигаются по инверсным синхросигналам СИ 2 с задержкой на полтакта (фиг.2), на одну позицию в сторону младших разрядов регистра 4 множителя.

40 складывает их с учетом сигналов перено45

55

При этом на выходах регистров 3 и 4 формируются последовательности разрядов множимого и множителя в соответствии с временными диаграммами. Числа. указанные на временных диаграммах выходов разрядов регистров 3 и 4, а также входов 9 и

10 устройства, означают номера разрядов множимого и множителя, причем младшему разряду соответствует номер 1, а старшему — номер 8. Вслед за разрядами первой пары сомножителей в регистры.3 и 4 вдвигаются последующие пары сомножителей, номера их разрядов для двух последующих пар помечены на временных диаграммах штрихами и двумя штрихами.

Под действием указанных последовательностей разрядов множимого и множителя на выходах элементов И первой группы

5 формируются последовательности коньюнкций, поступающие на первые входы соответствующих элементов И 6.1 — 6.8 второй группы. На вторые входы элементов И

6.1-6.8 подаются управляющие сигналы с соответствующих выходов блока 7 управления (фиг.2). Элементы И 6.1 — 6.8 второй группы под действием управляющих сигналов обнуляют часть конъюнкций, поступающих на их первые входы, и при этом на их выходах формируются последовательности конъюнкций, изображенные на соответствующих временных диаграммах (фиг.2) и обозначенные на них двухразрядным кодом: первый и второй разряды этого кода— номера множимого и множителя соответственно.

Полученные конъюнкции поступают с выходов элементов И 6.1 — 6.8 второй группы на входы блока 8 сложения, который в каждом такте с частотой синхронизации СИ 1 сов с предыдущих тактов, задержанных на регистрах 19 группы. Причем в каждом такте складываются конъюнкции с одинаковыми функциями, которые принимают значения на тактах для одной пары сомножителей от 2 до 2 и 2 за счет учета

О 14 15 сигналов переноса; сигнал переноса с первого выхода переноса многовходового одноразрядного сумматора 18 задерживается на один такт на регистре 19.1, сигнал переноса задерживается на два такта на первых двух регистрах 19.1 и 19.2 группы и т,д.

В результате сложения конъюнкций на выходе блока 8 сложения формируется очередной разряд результата, который в последовательном коде выдается на выход

13 устройства, причем результаты для различных пар сомножителей сливаются во времени в единый поток результатов.

1711152

Блок управления 7 работает следующим образом, В начальный момент времени на вход сброса блока 7 поступает импульс, устанавливающий в нуль реверсивный сдвиговый регистр 16, после чего нулевой уровень с его первого разрядного выхода сбрасывает в нуль триггер 15. Код О1 с прямого и инверсного выходов триггера 15 подается на управляющие входы реверсивного сдвигового регистра 16, который переходит в режим сдвига единичного значения с входа от младшего к старшему разряду.

Сдвиг в регистре 16 осуществляется под воздействием синхроимпульсов СИ 2, подаваемых на его синхровход. В течение восьми тактов (синхроимпульсов СИ 2) единичное значение достигнет восьмого разрядного выхода и через элемент НЕ группы I7 установит триггер 15 в единичное состояние, изменит тем самым на инверсный код на управляющих входах регистра 16 и переведет его в режим сдвига нулевого значения с входа от старшего разряда к младшему. В течение восьми тактов нулевое значение достигнет первого разрядного выхода регистра 16, сбросит состояние

RS-т:,,ИГГЕРа И ПРОЦЕСС ПРОДВИ>КЕНИЯ ПО РЕги "тру 16 единичного и нулевого значения повторится вновь. 3начения с разрядных выходов регистра 16 инвертируются на элементах НЕ группы 17 и поступают на соответствующие выходы блока 8 управления, Таким образом формиру отся управляющие сигналы, показанные на соответстврощих временных диаграммах {фиг,2).

В качестве регистров 3, 4, 16, 19.1-19.3 могут использоваться микросхемы

555ИР13, триггеры 1, 2 и 15 . Ыполняются на микросхемах 155ТМ2 (для тригг =:ра 2 инверсйый выход подключается к D-входу, синхровход служит счетным входом). Мно. говходовый одноразрядный сумматор 18 выполняется на микросхеме 555ИМ5.

По сравнению с известным предлагаемое устройство. позволяет осуществлять непрерывную обработку последовательностей сомножителей, т.е, без пауз между концом обработки одной пары сомножителей и началом обработки другой, что повышает производительность устройства, Известное устройство при обработке 8-разрядных чисел затрагивает 12 тактов на каждую пару

5 сомножителей, из них четыре такта.— пауза; производительность такого устройства

Пп = 1/12. Предлагаемое устройство тратит на обработку одной пары сомножителеи 8 тактов, его производительность П = 1/8, т.е.

1О в 1,5 выше.

Формула иэобреTBII! >..

Устройство для умно>кения двоичных чисел, содержащее первый н второй тригге15 ры, регистры множимого и множителя, первую группу элементов К и блок сложения, причем тактовый вход устройства подключен к счетному входу второго триггера и синхровходу блока сложения, вход

20 сброса устройства соединен с входами сброса первого и второго три герое, регистров множимого и множителя и блока сложения, входы множимого и множителя устройства соединены с информационны25 ми входами соответственно регистра множимого и первого триггера, выход которого соединен с информационным входом регистра множителя, а синхровход — с входом сдвига регистра множимого, тактовым вы30 ходом устройства и прямым выходом BTQрого триггера, инверсный выход которого соединен с входом сдвига регистра множителя, разрядные выходы регистров множимого и множителя соединены г; первыми

35 и вторыми входами соответствующих элементов И первой группы, выход блока сложения соединен с выходом результата устройства, О т л и ч а ю щ е е с я тем, что, с целью повышения проиэводителы ости уст-",О ройства, ь него введены блок управления и вторая группа злеь:снтов И, первые входы которых соединены с выходами cooi ветствуащих BBevBIIToB И первой группы, втОрыс входы I СООтветствy ющими выхО45 дами блока управления, а выходы — с соответствующими входами блока сложения, синхг.свход и вход сброса которого обьединены соответственно с синхровходом и входом сброса блока управления.

QÄ

1711152 в ив, г л.п

8впэл Р

2 3 г 5 6

В«9 ч

Зыу гэл 3 д ву J pn 3 б 7 в7

Вы«ЗэлЗ

Вы«вуэл 3

3о «5эл3

Яв «бэл3

2 3 а 5 в 2 7эл 3

3 Ч б;7 В Г Z 3

Звв«Ррл 3

2 3 V 5 б 7 a" Г 2 3 rr 5 6 7 б"

8 ::Х:: кгО

3 Г 5 6 7 З Г 2 3 С S 6 Z d

Зых эл Г в96?У/ЭЛ Ф

Яму 7эл rr

Зьм6ял r

Зму5 эл Ч

8ssr rrprI rr

5 6 7 г7 Г 2 3 :)С::

Зб?УЗМ Ф. г 3 г S S V г ° 3

2 3 Ф 5 б 7 г7 г

Вмх/ял 4в

Быуо 6.5 ды гл 6 - Ф

Зв?у ул б-б

Ьи эл 6-3

rS в гЛ гЗЗЗЗ6 v6ч?SV бгбг

Vr И $? бг 6З ?З ВвВЮФ гХ

r3 rv гФzs 66 36МЪу s7

Фг з/ зг бгбз Фз Ъ/Ъ

/s r6 г6г ?з м1ФФ

si r 72Õ"ã Çr

r5 r6 гбг7З?эг вг

6r ?l уг /г гз

Зыу ял 6 -7

i%vY ул g-P

r7 Гг гав

rw «ггг

8оюуэлб. r

1 1

3ну/3

Вьч/эл 7

8о!К 7ял 7

Вел 6 7 °

Зы«Урл 7

Яф уФЗл 7

ВвыЗэл 7

Выу2ул 7 г3ьиГэл

8 Г 2 3 г .7 б y 3 Г"

К г 2 3 Ф 5 б у г7 Г"

2 3 V 5 6 8 r 2 3 + 5 6 7 Р

5 6 .7 3 r 2. 3 с, 3 г 5 б 7 Р r 2 3 rr 5 б

3 ч 5 6 7 Р r 2 3 кГ б

3 + 5 б 7 8 Г 2 3 Г 5 С:С:

3 5 б v 2 r 2 3 Ф s 6" -7 8 /"

3 и 5 6 8 Г 2 3 V 5 Б 7 /

2 3 5 б 7 r 8 3 Ч S бв 7

3 вГ 5 6 7 У Г 2 3 V 5 6 в

2 3 4 5 6 7 Я Г 2 У «r 5

)С:

4! бг ?г гз яз 3v vv vs $66666 6? ?7 16 гг rr rc гг гз зз зъ vv vs Ох666 гг зсяг+г+з бз аб бб?s ?666 67 гв зв Зг Фг ФЗ SS.И 6166 О3 г г? гЗ г" гбгб ганг? ?в гюг"ггг.врчг s2v

Составитель А. Дрозд

Техред M.Moðreíòàë Корректор С, Шевкун

Редактор А. Козориз

Производственно-издательский комбинат "Патент", r. Ужгород, ул,Гагарина, 101

Заказ 340 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5