Устройство задержки

 

Изобретение относится к импульсной технике, в частности к устройствам с широким диапазоном электронной регулировки временной задержки информации, и может . . 2 быть использовано в радиолокации при цифровой обработке сигналов. Цель изобретения - расширение диапазона задерживаемых сигналов при одновременном сокращении аппаратно-мощностных затрат . Изобретение позволяет производить задержку потока информационных сигналов длительностью ги меньше г, т.еГи г. и периодом следования ТСл меньше г0бр , т.е. тсп fo6p , где Гобр - период обращения к блоку памяти. При этом сокращаются аппаратно-мощностные затраты. Устройство содержит синхронизатор 1, счетчик 2,

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s Н 03 К 5/13

Ф i й34

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Фиг. 7

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ..

1 (2 1) 4856538/21 (22) 01;08.90 (46) 23.07.92; Бюл. М 27 (71) Производственное объединение "Коммунист" (72) В.В. Столяр (56) Авторское свидетельство СССР.

ЬЬ 1202045, кл. Н 03 К 5/13, 1985, (54) УСТРОЙСТВО ЗАДЕРЖКИ (57) Изобретение относится к импульсной технике, в частности к устройствам с широким диапазоном электронной регулировки времейной задержки информации, и может. Ж, 1750036 А1 быть использовано в радиолокации при цифровой обработке сигналов. Цель изобретения — расширение диапазона задерживаемых сигналов при одновременном сокращении аппаратно-мощностных затрат. Изобретение позволяет производить задержку потока информационных сигналовдлительностью т меньшеt, т.еt< сt. и периодом следования t«меньше х06Р, т,е. t«с хая,.где хоьр — период обращения к блоку памяти. При этом сокращаются аппаратно-мощностные затраты. Устройство содержит синхронизатор 1, счетчик 2, 1750036 адресный 3 счетчик, первый 4 и второй 5 формирователи, первый 6, второй 7 и третий

8 вентили, первый 9 и второй 10 регистры, коммутатор 11, блок 12 памяти, блок 13 обработки сигналов, первую 14, вторую 15. третью 16 и четвертую 11 тактовые шины, входную 18 и выходные 19 шины. Новым в устройстве являЬтся вновь введенные синхронизатор. счетчик, первый и второй формирователи," коммутатор, блок обработки сигналов и первая- четвертая тактовые шины, при этом первая тактовая шина соединенэ с первыми входами первого и второго вентилей и входами "Сдвиг" первого и второго регистров, третья тактовая шина соединена с входом первого формирователя, вторым входом синхронизатора и, первым входом третьего вентиля, четвертая такто- вая шина соединена с вторым входом третьего вентиля, первый и второй выходы синхронизатора соединены с управляющими входами блока памяти, третий и пятый выходы синхронизатора соединены с вторыми входами первого и второго вентилей соответственно, первый и второй формирователи соединены последовательно, выход первого формирователя соединен со счетным входом счетчика, выход второго формиродителя соединен с установочным входом

Изобретение относится к импульсной технике, в частности к устройствам с широким диапазоном электронной регулировки временной задержки информации, и может быть использовано в радиолокации при цифровой обработке сигналов,"

Цель изобретения — расширение диапазона задерживаемых сигналов.

На фиг. 1 изображена функциональная схема устройства; на фиг, 2 — временные. . диаграммы, поясняющие принцип его рабо. ты; на фиг, 3 — один из вариантов функциональной схемы синхронизатора 1 для n = 4.

Устройство содержит синхронизатор 1, счетчик 2, адресный счетчик 3, первый 4 и второй 5 формирователи, первый 6, второй

7 и третий 8 вентили, первый 9 и второй 10 регистры, коммутатор 11, блок 12 памяти, блок 13 обработки сигналов. первую-четвертую тактовые шины 14 — 17, входную 18 и выходные 19. шины. .Первая тактовая шина 14 соединена с первым входом синхронизатора, вторая тактовая шина 15 — с первыми входами пер вого 6 и второго 7 вентилей и входами

"Сдвиг" первого 9 и второго 10 регистров.

Третья тактовая шина 16 соединена с вхоадресного счетчика. ин форма цион н ы - входы регистров соединены и подключены к входной шине, вход "Выбор режима" первоlo регистра подключен к третьему выходу синхронизатора, вход "Выбор режима" второго регистра подключен к пятому выходу синхронизатора, выход первого вентиля соединен с входом "Запись" первого регистра, выход второго вентиля соединен с входом

"Запись" второго регистра, 0-входы первого и второго регистров соединены между собой соответственно и подключены к выходам блока памяти, выходы первого регистра соединены с первыми входами коммутатора. выхбды второго регистра соединены с вторыми входами коммутатора, управляющий вход которого подключен к четвертому выходу синхронизатора, выходы коммутатора соединены с информационными входами блока памяти, адресные входы которого подключены к выходам адресного счетчика, счетный вход которого подключен к выходу третьего вентиля, а О-входы адресного счетчика подключены к выходам счетчика, управляющий вход блока обработки подключен к четвертому выходу синхронизатора, выходы первого и второго регистров через блок обработки сигналов подключены к выходным шинам 3 ил, дом первого формирователя 4, вторым входом синхронизатора 1 и первым входом третьего вентиля 8. Четвертая тактовая шина 17 соединена с вторым входом третьего

5 вентиля 8. Первый и второй выходы синхронизатора 1 соединены с управляющими входами блока 12 памяти, третий и пятый выходы синхронизатора 1 соединены с вторыми входами первого 6 и второго 7 венти10 лей соответственно. Первый 4 и второй 5 формирователи соединены последовательно, выход первого формирователя 4 — со счетным входом счетчика 2, выход второго формирователя 5 — с установочным входом

15 адресного счетчика 3, Информационные входы регистров 9 и 10 соединены и подключены к входной 18 шине. Вход "Выбор режима" первого регистра 9 подключен к третьему выходу синхронизатора 1. Вход

20 "Выбор режима" второго регистра 10 подключен к пятому выходу синхронизатора 1.

Выход первого вентиля 6 соединен с входом

"Запись" первого регистра 9, выход второго вентиля 7- с входом "Запись" второго реги25 стра 10, 0-входы первого 9 и второго 10 регистров соединены между собой соответственно и подключены к выходам блока 12

1750036 вателя 4, необходимую для того, чтобы второй счетчик 2 установился. в новое состояние. Сигнал "Строб" разрешает также входами коммутатора 11, управляющий прохождение тактовых сигналов с четвервход которого подключен к четвертому вй- 5 той тактовой шины 18 через второй вход ходу синхронизатора 1. Выходы коммутато- . -. третьего вентиля 8, на счетный вход эдресра 11 соединены с информационными .:; - ного счетчика 3, который подключен к выховходами блока 12 памяти. адресные вход@ .;; дутретьего вентиля 8, поддействие ко орых которого подключены к выходам адресного адресный счетчик 3 производит перебор адресных ячеек блока 12 памяти, и разрешает и второго 10 регистров через блок.13 абра- тактовой шины, при этом на выходах синботки сигналов подключены к выходным хрониэатора 1 формируются синхронизишинам 19. рованные сигналом "Строб" следующие

Устройство при n - 4 работает следую- сигналы: первый выход- "Обращение" (общим образом. 20 ращение к блоку 12 памяти) четвертым

В исходном состоянии первый 21. вто- формирователем; второй выход — "Считырой 2 и адресный 3 счетчики находятся в. вание-запись" (считывание (запись из) в произвольном состоянии ; При этом первый блок 12 памяти) четвертым вентилем 23:

24 и второй 25 3-входовые элементы И; йер- третий выход — "Выбор режима РГ1" (вытом И 25.

При помощи синхронизатора 1 вырэбание" к блоку 12 памяти, так как четвертый формирователь 22 удерживается в закрытываются также следующие сигналы: "Запись РГ1"(запись информации из блока 12. памяти в первый регистр 9) первым вентилем 6; "Запись РГ2" (запись информации из него не записывается и из него не считываблока 12 памяти во второй регистр 10) втоется. Информация на выходе устройства отсутствует. ° 40 рым вентилем 7.

С приходом импульса "Строб" на Под действием сигналов типа "Меэндр", третью тактовую шину 16, которая соедине- поступающих на вторую тактовую шину 15, на с входами первого 4. третьего 20 и чет, - которая соединена с первыми входами йервертого 22 формирователей и первым ваго 6 и второго 7 вентилей и входами входомтретьего вентиля 8 . третий формиро-" 45 "Сдвит" первого 9 и второго 10 регистров, ватель 20 по переднему фронту этого им-.. производится сдвиг аходной информации, пульса вырабатывает сигнал. установкй поступающей на входную шину 18, в первом

9 и втором 10 регистрах сдвига. При этом первые (нечетные) и элементов этой инфарпервого счетчика 21 в нулевое состояние.

Одновременно этим сигналом запускаются мэции записываются во второй регистр 10 рые соединены последовательно. Первый а из него параллельным кодом — в первую памяти. Выходы первого регистра 9 соединены с первыми входами коммутатора 11, выходы второго регистра 10 — с вторыми счетчика 3, счетный вход которого подклю- 10 чен к выходу третьего 8 вентиля. 0-входы адресного счетчика 3 подключены к выходам счетчика 2. Управляющий вход блОха

13 обработки йодключен к четвертому выходу синхронизатора 1, Выходы первого 9, 15 вый 6, второй 7 и четвертый 23 вентили ; 25 первый 9 и второй 10 регистры, коммутатор

11 и блок 13 обработки сигналов работают в обычном рабочем режиме. Адресный счетчик 3 не считает импульсов, так как третий вентиль 8 закрыт и на его выход не поступа- 30 ют сигналы с четвертой тактовой шины 17.

Не вырабатывается также сигнал "Обращетом состоянии сигналом, присутствующим 35 на третьей тактовой шине 16. Так как к блоку

12 памяти нет обращения, то информация в первый 4 и второй 5 формирователи, като - 50 формирователь 5 добавляет единицу к текущему состоянию второго счетчика 2, а второй формирователь 5 устанавливает адресный счетчик 3 в состояние. соответст- 55 вующее вновь установившемуся состоянию второго счетчика 2., Второй формирователь

5 обеспечивает также задержку сигнала

"Установка" адресного счетчика 3 относительно сигнала на выходе первого формироЮ работу четвертого формирователя 22, вь рэбатывающего сигналы "Обращение" к блоку

12 памяти.

Первый счетчик 21 считает импульсы. поступающие на его счетный вход с первой бор "режима работы первого регистра 9) первым 3-входовым элементом И 24; четвертый выход — "Считывание из РГ1/РГ2" (считывание информации из первого/второго регистра и запись ее в блок 12 памяти) триггером 26; пятый выход — "Выбор режима РГ2" (выбор режима работы второго регистра 10) вторым 3-ахадовым элемен(нечетную) ячейку блока 12 памяти, из которой предварительно была считана в первый регистр 9 информация. записанная туда ранее в предыдущем цикле обращения. Последующие (четные) л элементов этой информации записываются в первый регистр.9, а из него параллельным кодом — во .вторую (четную) ячейку блока 12 памяти, из которой предварительно была считана во

1750036 второй регистр 10 информация, записанная туда ранее в предыдущем цикле обращения.

Запись и считывание информации из первого 9 и второго 10 регистров в блок 12 памяти и обратно осуществляется путем изменения режимов .работы регистров (" Сдвиг" или

"Запись" ) под действием сигналов, поступающих с выходов первого 24 и второго 25

3-входовых элементов И на соответствующие входы этих регистров, а также сигналов

"Запись-считывание" и "Обращение", поступающих с выходов четвертого вентиля 23 и четвертого формирователя 22 на соответствующие входы блока 12 памяти.

Коммутация выходов первого 9 и второго 10 регистров с.информационными входами блока 12 памяти осуществляется сигналами с выходов триггера 26 посредством коммутатора 11. В блоке 12 памяти перебирается определенное число ячеек, которое определяется длительностью сигнала "Строб" Т и тактовых сигналов т, поступающих на четвертый тактовый вход 17.

Число ячеек N можно определить rio следующей формуле Т = Nt, Таким образом, разбив входную информацию на группы, содержащие по и такто,вых. элементов, и разделив-при помощи первого 9 и второго 10 регистров эту информацию на два потока (нечетный и четный), :преобразовав ее из последбвательйого кода в параллельный при помощи этих регистров и осуществив задержку полученного кода путем запОминания в блоке 12 памяти с последующим считыванием из него, через время, определяемое периодом следования сигнала "Строб", поступающего на третью тактовую шину 16, произведя обратное преобразование этой информации иэ параллельного кода в последовательный путем считывания ее из блока.12 памятй и записи ее в первый 9 и второй 10 регистры и обьединив эти потоки на выходе устройства при помощи блока обработки сйгналов, удалось осуществить задержку сигналов с более высокой точностью с меньшими аппаратномощностными затратами.

При этом перебор ячеек блока 12 памяти осуществляется при помощи адресного счетчика 3 со сдвигом на одну ячейку начального адреса при каждом новом цикле обращения к блоку 12 йамяти (т,е., при-каждом очередном появлении сигнала "Строб" ), Сдвиг ячейки начального адреса осуществляется вторым счетчиком 2, содержимое которого каждый раз с приходом импульса

"Строб" увеличивается на единицу. Таким образом, нечетные и элементов записываются через второй регистр 10 в нечетные ячейки блока 12 памяти и должны из них считываться во второй регистр при следующем цикле обращения. Это возможно лишь в том случае, если производить считывание из блока памяти со сдвигоМ на одну ячейку

5 при каждом новом цикле обращения. Аналогично для четных элементов, На диаграмме изображены входные сигналы, условно разбитые на группы, содержащие по четыре тактовых элемента: в

10 .1-й группе 0001, во 2-й 0010 и в З-й-0110, На диаграмме 28 представлены тактовые импульсы, поступающие на первую 14 и вторую 15 тактовые шины.

На диаграммах 29-31 показаны выход15 ные сигналы первого, второго и третьего разрядов первого счетчика 21. Пунктиром показан сигнал на инверсном выходе третьего разряда этого счетчика.

На диаграммах 32 и 33 изображены сиг20 налы, постуйающие.с выходов первого 24 и второго 25 3-входовых элементов И соответственно на входы "Выбор режима" первого

9 и второго 10 регистров.

На диаграмме 34 представлены сйгналы

25 "Обращение" к блоку памяти, на диаграмме

35 —, сигналы, поступающие на вход коммутатора 1 1 с прямого выхода триггера 26(пунктиром — инверсный ему сигнал), на диаграмме 36 — сигналы "Запись-считыва30 ние", поступающие с выхода четвертого вентиля 23 на соответствующий вход блока

12 памяти, на диаграмме 37 — выходные сигналы, а на диаграмме 38 — сигнал

"Строб", поступающий на третью тактовую

35 шину, Первый 21, второй 2 и адресный 3 счетчики могут быть выполнены, например, на микросхемах 155ИЕ7, первый 4, второй 5, третий 20 и четвертый 22 формирователи—

40 на микросхемах 155АП (155АГЗ). первый 6, второй 7, третий 8 и четвертый 23 вентили— на микросхеме 155ЛА3, а первый 9 и второй

10 регистры — на микросхемах 155ИР1.

В качестве коммутатора 11 можно ис45 пользовать микросхемы 533КП16. Блок 12 памяти может быть реализован на микросхемах К541РУ2. Блок обработки 13 сигналов может быть выполнен аналогично коммутатору 11 с использованием микро50 схем 533КП16. В качестве первого 24 и второго 25 3-входовых элементов И могут быть использованы элементы микросхемы

155ЛА4, а в качестве триггера 26 — микросхемы 155ТМ2.

55 Таким образом, разбив входную информацию на группы. содержащие по и тактовых элементов, и разделив при помощи первого 9 и второго 10 регистров эту информацию на два потока (нечетный и четный). преобразовав ее из последовательного кода

1750036

9 в параллельный при помощи этих регистров его вентиля, первый и второй выходы синхи осуществив задержку полученного кода ронизатора соединены с управляющими путем запоминания в блоке 12 памятй с по- входами блока памяти, третий и пятый выхоследующим считыванием из него, через вре- ды синхронизатора соединены с вторыми мя, определяемое периодом следования 5 входами первого и второго вентилей соотсигнала "Строб", поступающего на третью ветственно, первый и второй формироватетактовую шину 16, произведя обратное пре- ли соединены последовательно, выход образование этой информации иэ парал- первого формирователя соединен со счетлельного кода в последовательный путем нымвходомсчетчика, выходвторогоформисчитывания ее иэ блока 12 памяти и записи 10 рователя соединен с установочным входом ее в первый 9 и второй 10 регистры и обье- адресного счетчика, информационные входинив эти потоки íà выходе устройства при ды регистров соединены и подключены к помощи блока обработки сигналов, удалось входной шине, вход "Выбор режима" первоосуществить задержку сигналов с более вы- го регистра подключен к третьему выходу сокой точностью, с меньшими аппаратно- 15 синхронизатора, вход "Выбор режима" втомощностными затратами, что выгодно рого регистра подключен к пятому выходу отличает предлагаемое устройство от изве- синхронизатора, выход первого вентиля состн ого. единен с входом "Запись" первого регистра, Формула и зоб рете,ни я выход второго вентиля соединен с входом устройство задержки. содержащее три 20 "Запись" второго регистра, 0-входы первовентиля, два регистра. адресный счетчик, го и второго регистров соединены между блок памяти, входную и выходную шины, собой соответственно и подключены к выхоо т л и ч а ю щ е е с я тем, что, с целью дам блока памяти, выходы первого регистра расширения диапазона задерживаемых соединены с первыми входами коммутатосигналов, при одновременном сокращении 25 ра, выходы второго регистра соединены с аппаратно-мощностных затрат, в него вве- вторыми входами коммутатора, управляюдены синхронизатор. счетчик, первый и вто- щий вход которого подключен к четвертому рой формирователи, коммутатор, блок выходу синхронизатора, выходы коммутатаобработки сигналов, первая, вторая, третья ра соединены с информационными входами ичетвертаятактоваяшины,призтомпервая 30 блока памяти, адресные входы которого тактовая шина соединена с первым входом подключены к выходам адресного счетчика, синхронизатора. вторая тактовая шийа сое- счетный вход которого подключен к выходу динена с первыми входами первого и второ- третьего вентиля, à D-входы адресного счетго вентилей и входами "Сдвиг",первого и чика подключены к выходам счетчика, упвторогорегистров.третьятактоваяшинасо- 35 равляющий вход блока обработки единена с входом первого формирователя, подключен к четвертому выходу синхронис вторым входом синхронизатора и первым затора. выходы первого L4 второго регистров входом третьего вентиля, четвертая такто- через блок обработки сигналов подключены вая шина соединена с вторым входом треть- к выходным шинам.

1750036

З2 .!

ХЬгкдФ

1

ФигЛ

Составитель И.Поставнина

Редактор H.Ëàýåðåíêî Техред M.Ìîðãåíòàë Корректор З.Лончэкова

Заказ 2603 Тираж Подписное, ВНИИПИ Государственного комитета l10 изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-З5, Рэушская наб., 4/б

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101